紧耦合差分对为何增大串扰？奇模偶模阻抗与高速PCB设计

简介面向高速网络设计与PCB工程师的差分对信号完整性专题资料系统讲解差分对这一关键拓扑。内容从基本定义入手阐明差分信号与共模信号的本质区别并给出奇模、偶模驱动下的阻抗特性差分阻抗为奇模阻抗的两倍共模阻抗则为偶模阻抗的一半。借助HyperLynx域求解器资料以图形方式展示差分网络与单端网络之间的场分布差异让抽象概念更易理解。针对串扰问题资料通过多个演示讨论紧耦合与松散耦合布线的影响指出电路板层面与参考平面的耦合往往强于线间耦合因此紧耦合并非减少串扰的关键甚至可能带来违背直觉的行为同时资料还介绍了差分对端接中如何同时处理差分信号与共模信号。文件为单个PDF文档压缩包仅1.54MB便于快速获取已有1350人学习。适合希望深化信号完整性理论、优化高速PCB差分对布线及串扰设计的电子工程师参考。1. 紧耦合差分对反而增大串扰这个反直觉结论从哪来做高速 PCB 设计的人几乎都听过一句话差分对要紧耦合紧耦合能抑制共模、减少串扰。但如果你真的在 HyperLynx 里把三种耦合间距的差分通道拉到同一块板上跑一轮近端串扰NEXT仿真结果会直接推翻这个常识紧耦合对的差分 NEXT 最大松耦合次之完全解耦的最小。这个结论不是仿真器抽风而是由参考平面的耦合主导权决定的——当差分阻抗被固定为 100Ω 时耦合越紧意味着走线离参考平面越远场线越多地耦合到邻近通道而非平面。这篇文章从奇模/偶模阻抗的定义出发用场求解器的图形化结果讲清楚差分对的三种信号形态、两种终端方案以及紧耦合与松耦合的真实取舍。适合正在做高速 SerDes 通道设计、对差分阻抗和串扰预算有实际调板需求的工程师。2. 奇模与偶模阻抗一套走线上同时跑着两种信号2.1 差分与共模信号的定义差分对是两条传输线的组合这两条线可以紧耦合、松耦合也可以完全没有耦合。驱动端对两条线施加的电压不同传输线上就会出现两类信号分量。差分信号是正负引脚电压之差V_diff V_p - V_n # 以 1.0V 电源为例 V_p 0.8 # 正引脚电压 V_n 0.2 # 负引脚电压 V_diff V_p - V_n # 0.6V当只有差分信号、没有共模分量时V_p 和 V_n 关于某个中点对称摆动此时差分信号的幅度是单端信号的两倍。共模信号则是两个引脚电压的平均值V_comm 0.5 * (V_p V_n) # 继续用上面的值 V_comm 0.5 * (0.8 0.2) # 0.5V需要注意共模信号不一定是直流。由于驱动器的上升沿和下降沿不对称、两条走线长度有偏差、参考平面不连续等原因差分对上的共模分量往往在信号跳变时出现一个宽度很窄的毛刺这在后面的仿真里会看到具体波形。2.2 奇模驱动下的差分阻抗当一对传输线被以相反极性驱动时——一条线电压上升、另一条线电压下降——称为奇模驱动。此时每条传输线的阻抗是奇模阻抗 Zodd差分阻抗是两条线的阻抗之和Z_diff 2 * Zodd在紧耦合情况下一条走线上的场会受到邻近走线的场影响。电场线在两条线之间的区域被“挤压”一部分场线从介质进入空气导致每条线的有效电感减小、电容增加结果 Zodd 会低于这条线单独存在时的单端阻抗 Z0即 Zodd Z0。反过来说如果两条线完全解耦那么 Zodd Z0。用场求解器可以直观看到这个差异同样的 50Ω 单端微带线在奇模驱动下紧耦合对中每条线的阻抗会落到 49Ω 左右甚至更低具体数值取决于线宽、间距和介质厚度。2.3 偶模驱动下的共模阻抗偶模驱动是两条线以相同极性、相同幅度被驱动。此时每条线的阻抗是偶模阻抗 Zeven共模阻抗是两条线并联的结果Z_comm 0.5 * Zeven紧耦合时两条线同极性驱动电场线在两条线之间互相排斥场线更多进入介质基板等效电容减小因此 Zeven Z0。对于解耦对Zeven Zodd Z0。2.4 阻抗参数速查下表整理了三种耦合状态下的阻抗关系设计时可以直接对照用耦合状态线间距Zodd 与 Z0 关系Zeven 与 Z0 关系Zdiff 2×ZoddZcomm 0.5×Zeven紧耦合小如 5 milZodd Z0Zeven Z0约 100Ω约 33Ω松耦合中如 10 milZodd ≈ Z0Zeven ≈ Z0约 100Ω约 50Ω解耦大如 15 milZodd Z0Zeven Z02×Z00.5×Z0一个常见的误区是只要把差分阻抗控制在 100Ω两条线的单端阻抗就一定是 50Ω。实际上如果紧耦合微带线的 Zdiff 做到 100Ω那么 Zodd 50Ω但 Z0 可能已经到 57Ω 甚至更高反之如果按单端 50Ω 去控制线宽差分阻抗会低于 100Ω。这就是为什么叠层设计时必须以目标差分阻抗为基准反推线宽和间距而不是先定单端阻抗再套差分规则。3. HyperLynx 场求解器下的信号传播差异3.1 两组对比电路的构建打开 HyperLynx 的 LineSim 环境用场求解器分别提取两组微带线的 RLGC 参数。第一组是两条完全解耦的 50Ω 微带线各自由一个单端驱动器驱动驱动器极性相反末端接 50Ω 电阻到地。第二组是两条紧耦合的微带线差分驱动末端同样是 50Ω 电阻但这里的 50Ω 是奇模阻抗 Zodd两条线的单端阻抗 Z0 实际为 57Ω。提示在 LineSim 里给微带线赋模型时注意区分 “Single-ended impedance” 和 “Odd-mode impedance”。很多人在这一步直接把单端阻抗填成 50Ω 就完事了但紧耦合对的场提取结果里这两个值不同。3.2 上升沿波形中的“台阶”现象对两组电路分别做瞬态仿真激励为上升沿。在接收端把每条线的单端电压拉出来对比# 伪代码示意仿真波形数据的提取逻辑 t, v_uncoupled get_waveform(R2, sim_result) # 解耦对的接收端波形 t, v_coupled get_waveform(R4, sim_result) # 紧耦合对的接收端波形 # 找上升沿的 50% 交叉点 t50_uncoupled find_crossing(t, v_uncoupled, 0.4) t50_coupled find_crossing(t, v_coupled, 0.4) delta_t t50_coupled - t50_uncoupled # 约 -37 ps紧耦合对的波形在 500mV 附近出现一个“台阶”这是远端串扰导致的能量吸收现象。微带线的远端串扰在特定谐振频率下表现出类似高通滤波器的行为把一部分信号能量耦合到邻近走线上于是在接收端看到短暂的平台。3.3 37ps 的时间差说明什么差分信号到达接收端的时间紧耦合比解耦快了约 37ps。原因在介电常数紧耦合对的大部分电场线分布在空气介质中空气的相对介电常数约为 1而 PCB 基板的介电常数通常在 3.5~4.5 之间。信号传播速度与介质介电常数的平方根成反比所以有效介电常数越低传播越快。这个现象意味着紧耦合差分对的传播延迟与单端走线不相同在时序预算中以单端走线延迟为基准估算差分通道的延迟会引入误差。3.4 共模分量的“凹陷”来自驱动器再看共模信号波形。理论上一个完全对称的通道、纯差分驱动共模信号应该恒为 400mV1.0V 电源的中点但仿真结果并不是这样。上升沿处出现一个约 217mV 的负向凹陷而且这个凹陷在紧耦合对和解耦对上都存在。这证明凹陷不是由线间耦合引起的而是驱动器模型本身的上升/下降沿不对称造成的。只要驱动器输出级的上拉和下拉管导通时间不一致就会向差分通道注入共模电流。这个现象在 SI 仿真里很容易被忽略因为很多工程师只观察差分波形不看共模波形。但共模分量会转化为 EMI 辐射还会在被接收器的共模抑制范围之外时造成误触发。建议在每次差分通道仿真中都把共模波形一并拉出来检查。HyperLynx 里可以直接在波形窗口添加 Vcomm 数学表达式Vcomm (V(p) V(n)) / 24. 差分与共模信号的双终端方案4.1 为什么单端终端不够用差分对的终端比单端复杂的地方在于目标是把差分信号和共模信号都匹配掉。如果只在接收端跨接一个 100Ω 电阻差分信号确实被匹配了因为差分信号看到的是跨接电阻的阻值但共模信号看到的是这个电阻对地并联后的阻抗通常是 50Ω这与实际的共模阻抗不匹配共模噪声会反射回源端。4.2 电阻 T 型网络的推导过程场求解器提取一组紧耦合微带线的参数Z0 57.7ΩZodd 49.6ΩZeven 65.9Ω。目标是构造一个 T 型电阻网络让差分信号看到 Zdiff 2×Zodd ≈ 99.2Ω共模信号看到 Zcomm 0.5×Zeven ≈ 33Ω。推导过程分两步。第一步差分信号到达节点 A、B 时单端信号幅度相等、相位相反流经 R1 和 R2 后在节点 C 抵消所以节点 C 对差分信号等效为虚地。差分信号眼里 R1 和 R2 是串联的于是R1 R2 Zodd 49.6Ω → 取整为 50Ω第二步共模信号在节点 A、B 同相R1 和 R2 对共模信号是并联关系等效 25Ω。要匹配 Zcomm 33Ω还需要在中间串入一个对地电阻 R4R4 33 - 25 8Ω一般化的公式为R4 0.5 * (Zeven - Zodd)注意这里的 R4 阻值通常很小。对于松耦合对Zeven ≈ ZoddR4 趋近于 0这就是为什么松耦合对的终端可以采用简化的电路。同时R1、R2 的下方各接了一个上拉电源 Vtt图中为 0.6V这个电源对交流信号等效为短路到地为共模电流提供回流路径。4.3 RC 终端与设计取舍实际工程中R4 用一个电容替代是更常见的做法。因为紧耦合对的 R4 阻值只有几欧到十几欧本身消耗的功耗很大而且阻值太小对共模匹配的贡献有限。接上一个电容 C1 后直流共模电流被阻断功耗大幅降低交流共模信号仍然能通过电容形成回流路径。C1 的取值规则容量范围典型为 1nF ~ 100nFRC 时间常数必须远大于最低频码型如 PRBS 中的长连 0/1的周期例如 10Gbps NRZ 信号的最长连续码型周期性出现低频分量按码型决定下限给一个具体计算示例。假设最低频码型周期为 100ns取 R4 等效阻抗 8Ω则# 计算 C1 的下限值 f_min_period 100e-9 # 最低频码型周期 100ns R_equiv 8.0 # 共模路径等效电阻 8Ω # RC 时间常数需大于 3 个最低频周期 C1_min (3 * f_min_period) / R_equiv # 37.5nF # 实际取 100nF留出裕量 C1_pick 100e-9 # 100nF这个例子里的 3 倍系数是经验值偏保守。如果码型中低频分量更少可以适当减小电容值以节约板面积。4.4 两种方案的仿真验证对 T 型电阻网络和 RC 网络分别做两组仿真第一组驱动纯差分信号第二组驱动纯共模信号。观察接收端波形两种方案在差分信号下都匹配良好共模信号下 T 型网络更干净RC 网络在上升沿后约 1.5ns 处出现约 52mV 的负向反射。这个反射的来路是微带线单程延迟约 761ps往返 1.5ns共模信号在驱动端低输出阻抗处被反射回来。由于幅度小、出现晚不影响功能。5. 紧耦合与松耦合的串扰实测与选型建议5.1 三组等阻抗通道的构建方法把三组带状线差分通道放进同一块叠层里做对比实验。每组通道由一个攻击者差分对和一个受害者差分对组成攻击者由驱动器驱动受害者在两端各接 100Ω 终端。三条通道的差分阻抗都固定为 100Ω线宽固定 5 mil攻击者与受害者相邻线之间的边到边间距固定 5 mil。唯一的变量是每对差分线内部的 p/n 间距紧耦合 5 mil松耦合 10 mil解耦 15 mil。关键的构造细节是为了维持 100Ω 差分阻抗当线间距增大时必须减小信号线与参考平面之间的介质厚度。这两组几何变量是联动的不能只动间距而不管阻抗。5.2 仿真结果NEXT 与 FEXT 的反转对攻击者施加一个上升沿激励受害者通道的近端串扰波形显示紧耦合对的 NEXT 脉冲幅度最大松耦合次之解耦对最小。这个顺序与“紧耦合减少串扰”的直觉完全相反。原因在于只要参考平面存在走线与平面之间的耦合就远大于同一对差分线内部的耦合。决定差分通道对外串扰水平的核心变量是走线到参考平面的距离而不是对内间距。FEXT 的结果类似。由于相邻的受害者通道离攻击者的负极性线更近NEXT 是负脉冲这是差分通道串扰的一个特征紧耦合对对外表现出来的串扰是“差分对差分”的极性由邻近的那条线决定。5.3 叠层密度与耦合方案的最终选择如果参考平面离走线足够近紧耦合与松耦合在串扰上的差异会被显著压缩。设计建议如下设计目标推荐方案原因节省布线面积、布线密度高松耦合间距 2~3 倍线宽串扰接近但占板宽度小高密度 BGA 出线区紧耦合出线空间受限必须靠近走线长距离平行走线松耦合减少对内耦合引起的阻抗波动对串扰预算极敏感减小走线到平面间距比调整对内间距有效得多实际项目里我一般先用场求解器提取三种耦合方案的 RLGC 参数在差分阻抗保持一致的约束下生成叠层报告再根据单板面积、布线层数和串扰预算做取舍。5.4 用场求解器做一次快速验证拿到叠层和线宽后在 HyperLynx 里跑一次快速验证确认两类关键参数。第一类是对内参数提取 Zodd、Zeven确认 Zdiff 2×Zodd 落在目标阻抗的 ±10% 以内。第二类是对外参数建立一攻一受的相邻通道拓扑跑 200ps 上升沿读受害者通道的 NEXT 峰值以峰值不超过接收端阈值的 5% 作为通过线。如果 NEXT 超标优先调整走线到平面的间距而不是盲目拉大对内间距——后者在阻抗约束下反而会让走线离平面更远串扰恶化。本文还有配套的精品资源点击获取