RTD2795T显示芯片硬件设计要点：HDMI/DP前端与GPIO规划实战解析

简介这是面向硬件工程师的RTD2775QT/RTD2795T/QT硬件校验清单集中列出HDMI、DVI与DisplayPort接口电路设计中的关键检查项包括串阻选择、热插拔检测、DDC/AUX信号电平、TMDS交换规则、GPIO电压耐受、PCB叠层要求等可有效规避常见硬件设计缺陷。压缩包内含1个PDF文件容量仅1.58MB内容紧凑便于原理图评审或调试时随时查阅。该资源已有1136人学习下载实用性受到认可。读者可从中获得一份可直接落地的硬件检查清单涉及HDMI CEC互联、DP AUX通道处理、SDCD读取设置、音频引脚冲突等细节对提升硬件设计一次成功率很有帮助。1. RTD2795T 硬件评审从哪几根线开始第一次拿到 RTD2795T/RTD2775QT 的 HW CheckList 时最先拦在面前的不是电源树而是 HDMI/DP 前端那几根看起来人畜无害的信号线HPD、DDC、AUX。这三组线在原理图上画起来都很快但恰恰是热插拔识别抖动、HDMI CTS 高电平不过、DP 握手慢的高发区。原厂这份 checklist 与其说是注意事项不如说是一套被量产项目反复打磨过的硬件评审模板。适合显示器、一体机方案的硬件工程师、Layout 同事以及做 FW 联调的驱动工程师阅读下面所有参数都按能直接落到原理图和 PCB 上的颗粒度来讲。2. HDMI/DP 前端设计HPD、AUX、DDC 与 TMDS 交换RTD2795T 输入侧有四个 portD0/D1 走 DP 1.2D2/D3 走 HDMI 2.0支持 MHL 2.2所以前端电路要同时兼容两套握手协议。这里把每根信号怎么接、接错会怎样拆开讲。2.1 HPD 链路串阻、下拉和 Open-Drain GPIO 三件套HPD 是最容易量着有波、用着翻车的信号。RTD2795T 的 HDMI HOTPLUG 必须选 Open-Drain 模式的 GPIO要求 5V tolerance并且 GPIO 外部要挂 100K 到 GND。DVI/HDMI 的 Hot-plug 检测电阻这里给出的是 1K。很多工程师会把 1K 理解成上拉其实这条链路真正的作用是把热插拔状态以开漏方式拉低/释放1K 是限流和抗 ESD 的串阻100K 才是把空闲状态钉在低电平的下拉。DP 的 HPD 规则和 HDMI 略有不同串 100Ω 电阻进 IC外部留 100K 落地电阻Pull High 电阻不可上件。以我的经验DP 侧真正容易错的是把 HDMI 那套 1K 串阻直接搬过来导致 HPD 上升沿变缓。RTD 的 GPIO 输入有施密特整形但 100Ω 串阻 100K 下拉是原厂验证过的组合先照抄再调。// HPD 引脚配置示意RTD MFP 写法寄存器号以原厂SDK为准 #define HPD_HDMI0 GPIO_PIN_102 // D2 的 HDMI HPD #define HPD_DP0 GPIO_PIN_103 // D0 的 DP HPD void hw_hpd_init(void) { // HDMI HPD: Open-Drain 100K 内部下拉外部再放 100K 到地 mfp_set_mode(HPD_HDMI0, MFP_MODE_GPIO); mfp_set_drive(HPD_HDMI0, MFP_DRIVE_OPEN_DRAIN); pad_set_pull(HPD_HDMI0, PAD_PULL_DOWN_100K); // DP HPD: 串100R进IC外部100K落地不上拉 mfp_set_mode(HPD_DP0, MFP_MODE_GPIO); mfp_set_drive(HPD_DP0, MFP_DRIVE_INPUT); pad_set_pull(HPD_DP0, PAD_PULL_DOWN_100K); }Open-Drain 不能省原因在于 HDMI 设备端显卡/机顶盒的 HPD 输出也有自己的上拉两边如果都是推挽输出热插拔瞬间会出现短暂的对冲电流。开漏输出天然允许线与配合 100K 下拉才是干净的握手。DP 的 HPD 同理但 DP 源端对 HPD 的驱动能力更弱串阻要压到 100Ω 而不是 1K。信号推荐接法关键参数HDMI HPDOpen-Drain GPIO 100K 下拉 1K 串阻5V toleranceDP HPD100Ω 串阻 100K 下拉不可上拉DP cable detectpin16标准/ pin14mini10K 上拉到 3.3VAUX-CHP / AUX-CHN1M 上拉 / 1M 下拉到 3.3V / GNDAUX 串接电容100nF靠近 IC 端2.2 DDC 电平、EEPROM 切换和 CEC 互联HDMI connector 的 Pin 11 用作 HDMI CABLE Detect用于判断线缆是否插入属于可选功能接法上拉 1K 到 5V 再进 GPIO。DDC-CI 相关的串阻位置也要留意原厂建议先上 0Ω遇到 DDC/CI 兼容性问题时可以换成几十到几百欧姆再验证。HDMI DDC 的 SCL 有个常被忽略的硬指标HDMI CTS 规定高电平不得低于 4.5V。RTD 的 DDC 电源来自 HDMI_5V而 SCALER 内部 I/O 是 3.3V所以 5V 与 HDMI_5V 之间的隔离二极管必须选顺向压降小的例如 BAT54CW约 0.2V。如果用了普通 1N4148约 0.7V5V 经过二极管后只剩 4.3V直接低于 CTS 下限HDMI 认证时 DDC 电平一项就会挂掉。SCALER DDC 的输入阈值也要对照VIH 2.0V、VIL 0.8V量波形时按这个标准判断余量而不是只看有没有波形。配套的 EDID EEPROM 切换电路原厂建议选支持 segment read 的 EEPROM不要用 24C02。用 GPIO 控制 24C02 的 A0 走 EDID 切换时D3 的 EDID_SEL 要 link 到 normal block GPIO不能放在 VCCK_OFF 区域会浮动的 pin 上。# 用 i2cget 验证某路 HDMI DDC 是否能读到 EDID以 i2c-1 为例 modprobe i2c-dev i2cget -y 1 0x50 0x00 b # 读 EDID 首字节应返回 0x00 i2cget -y 1 0x50 0x80 b # 读 extension flagHDMI 一般有扩展块如果第一脚读不到 0x00优先检查 DDC 上拉是否接到了 HDMI_5V 而不是 3.3V再查 BAT54CW 的压降和 SCL 波形。多路 HDMI 输入的 CEC 脚要短接互连HDMI CTS 要求各 CEC 之间阻抗小于 5ΩPCB 上直接用 0Ω 或短粗走线连通不要依赖 GPIO 切换。外接 HDMI Switch 的机型原厂建议全部挂在 D3 HDMI Port因为 D3 的 DDC 通道在固件里默认支持更完整的 EDID 透传和 HDCP repeater 逻辑。2.3 DP AUX 通道偏置电阻、串联电容和 P/N 方向DP 的 AUX 通道比 HDMI DDC 复杂在两点双向半双工、且对共模电平有要求。原厂要求 AUX-CHP 用 1MΩ 上拉到 3.3VAUX-CHN 用 1MΩ 下拉到 GND这组 1MΩ 是给 AUX 的共模偏置用的不能省成 10K否则 AUX 边沿会被拉垮。AUX 进 SCALER 之前要串 100nF0.1uF电容位置尽量靠近 IC避免面板端没串电容时把 DC 电平直接灌进来。AUX 的 P/N 方向是硬约束Aux-Channel 的 P-N 不可 Swap这一点和 TMDS 的宽容度完全相反。Layout 阶段如果发现 AUX 走线需要绕线优先调整 DP connector 或 IC 的位置不要靠交叉换层硬换方向。DP 输入侧 4 组 Lane 可以任意接PN 也可以任意交换这是 DP 比 HDMI 灵活的地方但 AUX 只有一对P/N 接反直接握手失败。另外一个容易被忽略的预留AUX P/N 之间靠近 IC 端预留 68pF也可以用 33pF电容位用来滤 AUX 共模噪声。这颗电容在 DP 1.2 5.4G 速率下尤其重要正常验收时不焊遇到 AUX 误码再上件验证。cable detect 的接法分两种标准 DP connector 用 pin 16mini DP connector 用 pin 14统一 10K 上拉到 3.3V。如果 D0/D1 被配置成 DP 输入DP_SINK_ASS_P、DP_SINK_ASS_N 和 DP_CABLE_DET 这三根信号都一定要接到 IC 的 GPIO不能悬空否则固件无法判断 DP source 的插入状态热插拔会延迟好几秒。2.4 TMDS 交换规则与高速信号 ESD 取舍HDMI/DVI 的 TMDS 在 RTD27 平台上给了三组交换自由度TMDS0 与 TMDS2 可以互换每组差分的 P/N 可以互换TMDS CLK 的 P/N 因为同相位所以可以任意接。这三条规则意味着 Layout 几乎不用为了 TMDS 绕等长绕到怀疑人生。但交换必须在固件里做对应的 lane swap 配置硬件评审时可以先用一个映射校验逻辑先验证 net 名和配置一致性# 校验 TMDS 通道映射输入是 [T0,T1,T2]输出是实际走线顺序 mapping [2, 1, 0] # 例T0 与 T2 对调 assert sorted(mapping) [0, 1, 2], TMDS0/1/2 必须各出现一次 # PN 交换在每条 channel 内部允许不参与通道级校验 # CLK 的 P/N 同相位任意接均可但建议 P 走参考层完整 print(TMDS lane mapping OK:, mapping)单从电气上看三组 lane 任意交换都不会点不亮但每个交换都要在 FW 的 DPD 表里同步否则显示花屏且 EDID 校验正常特别容易误判成 PCB 走线问题。高速信号线TMDS、DP Lane不要预留 ESD 保护器件位置直接从线路上删掉。RTD 原厂反复强调这一点传统 ESD 二极管的结电容在 6G 速率下会明显劣化眼图信号完整性收益远大于 ESD 保护收益需要防护的话用走线末端加宽铜皮加 TVS 阵列且 TVS 结电容必须小于 0.3pF。支持 DP 5.4G 或 HDMI 6G 的机型必须做四层板两层板在这个速率下参考层不连续插损和串扰都没法看。3. GPIO 规划与电源域从 5V tolerance 到 VCCK_OFFRTD2795T 的 GPIO 是硬件 review 里占用时间最多的一块。这颗芯片很多引脚身兼数职而且不同 bank 的电压耐受等级不一样一旦复用了不该复用的 pin轻则开机时序不对重则芯片寿命受损。这一章把三类最常见的坑拆开电压耐受、复用冲突、掉电浮动。3.1 三种电压耐受等级很多硬件工程师只记得两个RTD 的 GPIO 按耐受等级分成三种5V tolerance even when power-offIC 没电时也能承受 5V、5V tolerance even when power-onIC 有电时才可承受 5V、3.3V tolerance只能承受 3.3V。HPD、EDID_WP 这类即使掉电也会被外部设备拉高的信号必须落在第一种普通 GPIO 如果接了 5V 电平的 panel power 控制则要确认是第二种否则 IC 掉电时外部 5V 会从 I/O 倒灌进 VCCK 域。耐受等级条件典型信号/引脚5V tolerance even when power-offIC 无电源时也能承受 5VHPD、EDID_WP5V tolerance even when power-onIC 必须有电时承受 5V一般 5V 接口3.3V tolerance只可承受 3.3VPin94~97ADC 模式、Pin209~211// 3.3V tolerance 的引脚不可用于 5V 域信号示意检查逻辑 typedef enum { TOL_5V_POFF, TOL_5V_PON, TOL_3V3 } gpio_tol_t; bool check_gpio_violation(gpio_tol_t tol, uint8_t ext_voltage_mv) { if (ext_voltage_mv 3300 (tol TOL_3V3 || (tol TOL_5V_PON g_chip_power_off))) { return false; // 违规超出耐受 } return true; }特别提醒两点Pin 94~97 一旦配成 ADC 模式就只有 3.3V tolerance没有 5V tolerance而且这颗 ADC 只有 5bit别拿它做高精度电压采样Pin 209~211 是 3.3V tolerance 的。另外 GPIO 当 input 用的时候不可输入负电压典型场景是耳机侦测HP_DET拔耳机瞬间插孔弹簧片会产生负压尖峰可能超过 -0.3V 的绝对最大值进而影响旁边 GPIO。处理办法是 HP_DET 先经过一颗 NMOS 反向再接入 IC GPIO这样 IC 引脚上只有 0V/3.3V 两种电平。3.2 DDC/GPIO 复用冲突只有 GPI/OD没有 Push-PullDDC 专用口PIN74~77、PIN212~215只有 GPI 和 Open-Drain 两种模式没有 Push-Pull 设置。这意味着这些引脚不适合直接驱动 LED 或背光使能之类的负载只适合 I2C 和电平检测。I2C 总线一定选 Open-Drain 的 pin否则多设备并联时 SCL/SDA 会被推挽输出打架。FLASH_WP 只允许用 PIN190这个没有商量余地换到其他 GPIO 会导致 SPI Flash 写保护控制失效。另一个容易踩的是 FW 开启 audio function 后Pin109~117 不能再拿来当 MCU GPIO 控制脚位因为这些脚上会有 1.65V 的 bias直接拉高拉低会干扰音频通路。原厂建议如果 audio block 设成 analog 输出I2S 必须错开 audio block 改到其他脚位上SPI BLOCKPIN153~157一旦开启 SPI 功能全部不能当 GPIO 用两项功能互斥。IO expander 是方案商常用来扩 GPIO 的手段I2C INT 可以扩展出 8 个 GPIO原厂建议用 PCA9554/PCA9555默认配成 GPI。注意 PCA9554 配成 input 时内部有 100K 弱上拉到 VDD外部如果又接强下拉会分压出不确定电平所以 DPx_SINK_ASS_P/N 这类需要明确电平的信号不要接到 IO expander 上直接进 IC GPIO 更稳。做原理图 review 时我一般会拉一张全 pin 的复用表把 GPIO 用途逐项和固件的 MFP 配置对比重点看默认 GPIO 与 MFP 默认状态是否一致。3.3 电源树、VCCK 反馈和散热电源部分原厂的立场很明确3.3V/1.1V/1.8V 都用 DC/DC效率比 LDO 高出一截。1.1V_OFF、1.8V 的 EN 要接 GPIO进入 powersaving 时直接关断VCCK_ON/VCCK_OFF 在 RTD2795QT/RTD2795THoverclocking model上必须≥1.13V否则亮度拉满或跑 4K 高刷时主频不稳。DC/DC 的 FB 反馈点要拉到 IC 正下方 bypass 电容处避免 PCB 走线和过孔压降导致 SCALER 实际吃到 1.05V 而板端量到 1.12V 这种假象。PIN80/83/86 电源必须接 POWER这几个 pin 是内部某些域的供电入口不是普通 GPIO。IC 电源用的 Bead 要确认额定电流原厂下限是 2000mABead 额定电流不足时大电流场景下会饱和电感量掉下去等于没滤波。功耗方面注意两点第一功耗计算一定要加散热片特别是 QHD165/QHD180 这类高频面板方案第二3.3V 和 1.1V_ON 合并计算 powersaving 时要低于 0.1W约 3.3V:10mA、1.1V_ON:60mA达不到的话在系统 suspend 时要把外设和 panel 供电一起切掉。DP connector 的 PIN20 必须对外供 3.3V/500mA且不能和 SCALER 3.3V 共用DP 8.5 inrush 测试会把 PIN20 短路到地量 inrush current要求小于 12A可以在 PIN20 上挂不超过 2.2uF 的稳压电容限制冲击。MHL 2.2 每个 port 需要提供 5V/0.9A 最大充电能力MHL 充电 5V 只可挂 0.1uF 小电容多个 MHL 口同时存在时电源设计要把充电电流和 SCALER、panel 的功耗一起算进去别按单个口 0.9A 留余量。3.4 时钟、电阻和掉电浮动Crystal 频率 14.318MHz误差最大 ±200ppm。Crystal 与 IC 之间的 XO 信号要预留一个电阻位置先上 0Ω遇到起振问题再换成几欧姆到几十欧姆的阻尼电阻。更关键的参数是负性阻抗-R要求至少是晶体等效串联电阻Re的 5 倍否则振荡余量不足低温起振慢。掉电浮动是检查表里反复出现的坑PIN143~166 在 powersaving/poweroff 时会 floatingVCCK OFFPin109~117 配成 GPIO 时同样会 floating。这意味着这些引脚不能去控制必须保持确定电平的外部器件比如 panel power 或背光。我会把 floating 的 pin 一律加外部下拉电阻阻值不要超过 10KRTD 原厂对 GPIO pull high 电阻的上限就是 10K超过之后电平建立时间和抗干扰都会劣化。PWM0~PWM5 不要重复使用IR receiver 建议按 NEC_DTV328、SONY_B102P、PHILIPS_RC625 三套码表做兼容。4. 音频路径与 I2S 采样率电容、地分割和 MCLKRTD2795T 的音频部分看似是 AOUT、HPOUT、I2S 三选一实际上电容选值和接地方式直接决定底噪和 pop 声。这一章按耳放/扬声器、地分割、I2S 采样率三层来讲。4.1 耳放和扬声器输出交连电容与分压电阻Pin109/110HP_R/HP_L外部要接 1K 下拉电阻到地交连电容 100uF 至耳机如果走 LINE IN 则串 10uF 电容效果更好。LINE IN 需要加分压电阻建议比例 2/3因为 PC 音频幅度超过 1Vrms 时即使内部 audio gain 已经压到最小输入级仍会失真。很多人以为靠固件调增益能兜住实际上前端一旦削顶后面怎么调回来都是失真的。Pin116/117 是 Speaker Out串接电容到 AMP 输入以 AMP input 对地阻抗 10K 估算频率响应要覆盖 20Hz~20KHz电容建议 1uF实际容值按 AMP 输入阻抗计算不是随手抓一个 10uF。Pin115 需要放一颗 1uF 电容对地原厂明确说对 audio performance 有帮助这是模拟输出的内部偏置退耦不能省。位置推荐值说明HP_R/HP_L 下拉1K稳定偏置HP 交连电容100uF至耳机LINE IN 交连10uF串接Speaker → AMP1uF按 10K 负载估算Pin115 退耦1uF对地# 计算音频交连电容下限R_load10k, f_low20Hz import math R_load 10_000.0 f_low 20.0 C_min 1 / (2 * math.pi * R_load * f_low) print(fC_min {C_min * 1e6:.2f} uF) # 约 0.80uF所以选 1uF 是合理的SOUT 直接接音频放大器输入电容不要接对地电阻分压否则 audio performance 下降且插拔瞬间有 pop noise。AOUT 和 HOUT 尽量不要同时输出两路同时打开时 performance 会有差异量产固件里通常做二选一。Pin109~117 在 FW 开启 audio function 时会有 1.65V bias这条已经在上章 GPIO 部分提过硬件上不要在这组 pin 上挂会影响偏置的电路。4.2 AUDIO_GND 与 HP_GND 的地分割音频地的处理是底噪的分水岭。AUDIO_GND 与 AUDIO_HP_GND 必须分开再通过 Bead0Ω接回 DGNDAUDIO_V33 与 AUDIO_HP_V33 供电也要用 Bead 分开、独立供 3.3V两组电源的 bypass 电容必须下到各自的地不要下到 DGND。如果只有 I2S 或 SPDIF 输出没有 analog 输出可以不分割地直接下 DGND。这里有一个容易反复的评审点参考设计里看起来只多了一个 0Ω但对耳机插拔瞬间的 pop 声影响很大。HP_GND 与 DGND 之间的 0Ω 应该靠近 IC 的 AGND pin 而不是靠近耳机座否则回流路径绕一圈pop 声反而更差。靠近耳机座的位置建议用星形接地避免耳机地电流串回 codec 的 AGND。4.3 I2S/SPDIF 采样率没有 SRCMCLK 必须跟着 EDID 走这颗 SCALER 不支援 SRCSample Rate Conversion所以 I2S/SPDIF 输出的采样率必须实时跟随 EDID 内容。HDMI CTS 要求的三个采样率32kHz、44.1kHz、48kHz都要在 EDID 里建好PC 输出一变SCALER 必须立刻切换 MCLK 分频后端 DAC 也要能接收变动的采样率。如果 DAC 是固定 MCLK 的老型号这里会直接出沙沙声。最高支持 192kHz但每切一次采样率都需要硬件重新同步建议固件里做采样率变化中断而不是轮询。I2S 输出的 DATA 要拉 SD0SPDIF 输出拉 SPDIF0不要任意挑否则 firmware 里的 audio 编解码管线对不上。接 I2S 输出时预留 RC 电路R 默认上 0ΩC 不上件方便后续调时序。从 DP/HDMI 输入的 audio 转成 I2S/SPDIF 后音量只能缩小不能放大这和模拟域的 gain 结构有关固件里不要试图把 digital gain 推到 0dB 以上。Line In 的 full scale input 和 Speaker/Headphone 的 full scale output 都按 0.9Vrms 设计外部 AMP 的增益要留在这之外的余量。5. eDP 输出、MST 与调试口预留最后一章收在 RTD2795T 输出侧。这颗 IC 没有 LVDS 输出面板侧只走 eDP 或 V by One所以 eDP TX 的 lane 映射、AUX 串联电容和 HPD 共用逻辑是点屏阶段最常排查的地方。此外还有 FreeSync MPRT 相关的 TCON pin 选择以及留给产线调试的 GPIO/DDC 测试点。5.1 eDP TX Lane 交换宏与 HPD 共用eDP 输出有第一组和第二组之分PIN143/144/145 推 eDP Panel 的 AUX2 与 HPD2PIN146/147/148 推 eDP Panel 的 AUX1 与 HPD1两组之间不可任意交换。eDP TX 的 AUX 一定要串 100nF 电容这是防面板端没串耦合电容时的 DC 风险eDP 的 AUX 要不要上拉/下拉取决于面板规格原厂建议不接。FW 里通过两个宏控制 lane 交换#define _PANEL_DPTX_1_1_LANE_SWAP // 4lane eDP HBR out: LANE0-3 LANE3-0 // 2lane eDP HBR out: LANE0-1 LANE1-0 #define _PANEL_DPTX_1_1_LANE_PN_SWAP // 所有 lane 的 P/N 同时交换 // 0P 0N 1P 1N 2P 2N 3P 3N 0N 0P 1N 1P 2N 2P 3N 3P两个宏同时打开时普通面板 4K 60Hz 可以点但 lane swap 只支持整组映射不支持单独把 Lane1 和 Lane2 换位。如果面板是 AUO M270QAN02.0 这类没有独立 HPD 的型号1st eDP 和 2nd eDP 共用一根 HPDSCALER 的 DP_TX_HPD_1 与 DP_TX_HPD_2 需要短路接到面板 HPDPCB 上预留可以切开的 0Ω方便后续单/双屏切换验证。V by One panel 只接 VTX0~VTX3且要确认 VBO 的 LOCKN 和 HTPDN 波形在点屏瞬间的先后顺序VB1 初始化时序不满足时画面会闪一下黑。5.2 DP MST 与调试口预留支持 DP MST 的机器必须做 4 层 PCB因为 DP IN 和 DP OUT 都是 5.4G。MST 连接器 pin assignment 与普通 DP IN 不同box-to-box receptacle connector 的 CONFIG1/CONFIG2 需要 1MΩ 弱下拉到地不要省略否则固件读不到正确的链路配置。DP MST 的 4 Lane 走线不要穿插 GND 过孔总长尽量控制在 11cm 以内超过这个长度要重新审视走线层和连接器位置。开启 RTK Advanced MBR_RTK_ADVANCED_MOTION_BLUR_REDUCTION_SUPPORT的机型Strobe Backlight Control_PCB_MBR_TCON_PIN只能选 TCON[4]/[5]/[6]/[10]/[11]/[12]/[13]开启 Adaptive MBR_ADAPTIVE_MOTION_BLUR_REDUCTION_SUPPORT/_DRR_MOTION_BLUR_REDUCTION_SUPPORT时用 TCON[8]/[9]/[10]/[11]/[12]/[13]。这个选择直接影响 FreeSync 下的背光扫描相位评审时对着宏定义检查不要自己发明 TCON pin。SDCD_Read_Request 的开关按原厂建议默认 CDF 和 EDID 对应位填 N如果 HPD 通过 100K 下拉强制拉低再填 Y。产线上一旦出现 DP 热插拔后 EDID 读取超时优先查这组配置而不是换线。最后一条实务未使用的 GPIO 至少留 2 根拉 test point未使用的 DDC channel 也拉出来。这根线在 DVT 阶段会救你很多次——不管是量 HPD 时序、抓 DDC 波形还是用飞线把某个复用脚引出来做逻辑分析都比拆 BGA 强。本文还有配套的精品资源点击获取