BC26 NB-IoT模块原理图设计：电源、电平转换与低功耗要点

简介BC26模块PDF原理图文档面向STM32/ARM嵌入式硬件工程师与物联网开发者用于快速理解模块的电路组成、引脚定义与外围接口设计适合有一定单片机或硬件基础的读者作为选型评估、PCB设计和调试参考。压缩包内含1个PDF文件约109KB轻量便携可在硬件设计、测试调试时随手查阅。文档核心覆盖STM32微控制器供电、电平转换、电源管理AMS1117-3.3及滤波电容电阻网络、UART调试/扩展串口、SIM卡接口、RF射频天线通路、USB引脚以及PWRKEY/RESET/PSM_EINT等控制信号原理图以清晰的引脚序号和网络标签标注利于对照实物追踪信号与排错。这份原理图已被916人学习/下载对于基于BC26开发NB-IoT/4G应用或进行嵌入式硬件集成的读者是一份可直接复用、便于缩放的轻量参考。1. BC26模块原理图文档先抓住电源与电平这两条主线BC26 模块原理图文档这个标题第一眼像是在要一份现成图纸但实际上最能看出功底的是把电源、SIM 卡、天线和时序这几件事串在一起。BC26 是 NB-IoT 模块里功耗和成本都很有竞争力的一颗料很多人拿到手先画串口、再抄一个电源样板第一次上电就反复重启。原因通常不在射频而在 VBAT 直接给内部 PA 供电、模块没有板载稳压器UART 和 GPIO 又固定在 1.8V 电平和 STM32F103C8T6 这类 3.3V 主控之间必须有个明确转换方案。这篇文章按原理图主要信号走向讲清楚每条线该怎么处理以及评审原理图时拿什么标准去卡。2. BC26 原理图电源设计VBAT 的电压范围、峰值电流与电容选型2.1 VBAT 为什么不能直接接 3.3V LDO 输出BC26 的 VBAT 电压范围一般在 3.3V~4.3V典型值按 3.6V~3.8V 设计具体以你手上型号的数据手册为准。乍看之下一颗 3.3V LDO 的稳压输出也落在范围内很多人就把模块直接挂在 3.3V 电源域上省一路电源。这个做法在低速率通信时可能能跑但一入网就暴露问题BC26 内部没有 LDO 对 VBAT 做二次稳压VBAT 同时给基带和射频 PA 供电。NB-IoT 发射时电流脉冲并不小信号差时模块会拉高发射功率瞬间电流上升电源路径上的压降跟着变大VBAT 被拉低到欠压门限以下模块就表现为重启、报电压错误或突然离线。提示原理图阶段就把 VBAT 当作「电池总线」看待而不是普通 3.3V 逻辑电源。3.3V LDO 方案留给后级逻辑电路不要拿来直接给 BC26 供电。常见做法是电池直接供电或者用一颗升降压 DCDC 把系统电源稳到 3.6V/3.8V 后单独给 VBAT。如果系统里只有 3.3V 主电源可以将 LDO 换成 DCDC 升压到 3.8V 再降回 3.3V或者采用锂电池配合充电管理。选型时注意 DCDC 的负载瞬态响应不能只看额定电流要关注 0.5A~1A 负载阶跃时的输出电压跌落。供电方案优点BC26 场景的风险点3.3V LDO 直供电路简单压差大、瞬态跌落明显入网脉冲下易触发欠压3.8V DCDC 后级 LDO兼顾效率和纹波DCDC 动态响应要够快反馈采样点远离模块锂电池直接供电最贴近模块设计场景需要充电管理和电池保护电路PCB 面积变大3.6V 固定输出模块专为蜂窝模块设计注意模块输入电流能力要大于 1A不能只看功率2.2 峰值电流下的电压跌落与电容选型原理图里 VBAT 引脚附近的电容决定了模块在发射时刻的瞬时动态。电容放得多并不等于效果好关键在于容值、ESR 和摆放位置。一般做法是在模块 VBAT 引脚就近放一颗 100uF 低 ESR 电解或钽电容再并联一颗 100nF 陶瓷电容滤高频如果 PCB 空间允许再加一颗 10uF 陶瓷电容过渡。注意陶瓷电容的直流偏压特性小封装的 10uF 在 3.8V 下实际容量可能只有标称的 60%~70%需要用更高额定电压的封装。在做原理图分析时可以用一个粗略公式估算最低维持电容C I x dt / dV。下面这段代码可以在评审阶段快速算数量级# bc26_vbat_cap_estimate.py I_peak 0.8 # 模块发射时峰值电流单位 A具体看数据手册 dt 0.2e-3 # 假设突发持续时间 200us单位 s dv_max 0.3 # 允许 VBAT 跌落幅度单位 V按 3.6V 跌到 3.3V 估算 c_farad I_peak * dt / dv_max print(f需要的最小电容: {c_farad * 1e6:.0f} uF)这个脚本的结果只是数量级参考0.8A、200us、跌落不超过 0.3V算出约 533uF也就是要放一颗 470uF 或 680uF 的组合电容。实际还要看电源路径上 DCDC 的响应速度DCDC 反应快模块侧电容可以小一些DCDC 慢就得靠模块侧电容扛住第一个脉冲。注意VBAT 走线不要用过孔串接大电流路径。一个过孔的电阻虽然只有几十毫欧但在 1A 脉冲下就会产生几十毫伏压降叠加铜皮电阻很容易逼近欠压门限。给 VBAT 和 GND 各留一排并联过孔或者开一个大过孔散热。2.3 BC26 的 1.8V 电平转换串口与 GPIO 接法BC26 的 UART 电平是 1.8V对外逻辑参考来自模块的 VDD_EXT 输出引脚。很多人把 BC26 当 ESP8266 那样直接用 3.3V 串口对接短时间可能没坏但模块 RX 引脚长期工作在超规格电平下存在损伤风险而且模块 TX 输出的 1.8V 高电平未必能被 3.3V 主控的 GPIO 正确识别为高。不要用两颗电阻分压把 MCU_TX 从 3.3V 分到 1.8V。分压的问题有两个一是 BC26_RX 内部输入阻抗不是纯高阻分压点会被拉低高电平可能不足二是分压电阻与引脚电容形成低通滤波9600 波特率下勉强能用115200 波特率下波形边沿明显变缓。更稳妥的做法是电平转换芯片或分立 MOS 管方案。集成方案如 TXS0102、TXB0104 这类双向电平转换器可以直接用价格贵几毛钱但省去调试时间。如果希望用分立器件控制成本常见做法是用两颗 BSS138 组电平转换把 BC26 侧放在 source 端主控侧放在 drain 端Gate 接 VDD_EXT1.8V低压侧上拉到 VDD_EXT高压侧上拉到 3.3V上拉电阻取 10kΩ。两侧任意一方拉低MOS 管导通对侧同步被拉低两侧都为高时MOS 管截止电平由上拉电阻决定。这个拓扑在原理图上占用面积很小注意 BSS138 的 Vgs(th) 要留余量不要用 2N7002 替代2N7002 阈值偏高在 1.8V 栅压下导通不够可靠。3. BC26 最小系统原理图搭建SIM 卡、天线与 USIM 接口3.1 USIM 卡座SIM_VDD 是模块输出而不是输入BC26 的 SIM 接口集成了电平转换USIM_VDD 是模块内部 LDO 的输出引脚支持 1.8V/3.0V 自适应。原理图里最常见的错误是把卡座的 VCC 接到系统 3.3V 或 1.8V 电源上结果模块检测不到 SIM 卡或频繁掉卡。正确的接法是卡座 VCC 直接接模块 USIM_VDD让模块自己检测 SIM 卡类型并输出对应电平。SIM 卡座的信号线不需要很复杂的匹配但要控制走线长度和寄生电容。最小电路元件通常包括USIM_DATA 和 USIM_CLK 上各串一颗 22Ω 电阻USIM_VDD 上放一颗 100nF 陶瓷电容卡座附近放一颗低结电容的 ESD 防护器件。ESD 管的结电容如果太大会吃掉 USIM_CLK 的边沿导致 SIM 初始化失败选型时注意结电容最好低于 10pF。信号方向原理图检查点USIM_VDD模块输出只接卡座 VCC 和滤波电容禁止外接电源USIM_RST模块输出走线远离 CLK避免串扰USIM_CLK模块输出靠近 GND 走线串 22Ω 控制振铃USIM_DATA双向上拉由模块内部完成外加上拉电阻要谨慎3.2 射频天线与 π 型匹配BC26 的 RF_ANT 引脚要接到天线原理图上不能只是一根连线的符号要预留 π 型匹配位置。默认状态下用 0Ω 电阻和空焊盘匹配等 PCB 回来后根据射频测试结果调整串联、并联元件的值。天线走线要按 50Ω 阻抗设计保证模块底部 GND 与天线参考地是一个完整平面不要在天线馈线下方开槽或走其他信号线。不同型号的 BC26 支持的频段不一样原理图阶段先明确目标频段匹配网络按该频段中心频率估算电容电感初值。实际项目里天线方向性和人体靠近效应都会改变匹配所以 π 型匹配位置必须保留方便用网络分析仪调 S11一般在目标频段内做到 -10dB 以下。3.3 用 AT 指令快速验证原理图是否画对原理图画完、板子回来以后不要急着跑应用先通过串口发基础 AT 指令确认电源、SIM 卡和 UART 电平三件事对不对。下面这段脚本用 pyserial 操作串口适合在 Linux 下验证# bc26_basic_check.py -- 确认模块启动、SIM 卡识别和信号强度 import serial import time ser serial.Serial(/dev/ttyUSB0, 9600, timeout2) def at(cmd, delay1.0): ser.reset_input_buffer() ser.write((cmd \r\n).encode()) time.sleep(delay) return ser.read(512).decode(errorsignore) print(at(AT)) # 模块应答 OK说明串口电平转换正常 print(at(ATCPIN?)) # READY 表示 SIM 卡已识别ERROR 查卡座电路 print(at(ATCSQ)) # CSQ: 20,99 之类信号值太小查天线匹配这段代码里的 delay 参数要按模块启动时间调整第一次上电时模块内部完成网络搜索响应会比预期慢AT 指令等待时间建议放到 2 秒。如果AT无应答先量 VDD_EXT 是否为 1.8V再用示波器看串口 TX 引脚在发送时是否有电平翻转。ATCPIN?返回 ERROR 时优先怀疑 USIM_VDD 接错、卡座 VCC 短路或 ESD 管结电容过大而不是固件问题。4. BC26 上电时序、RESET 与 PSM 唤醒的设计要点4.1 BC26 上电启动VBAT 加电即开机没有 PWRKEYBC26 和传统 2G 模块不同多数型号没有 PWRKEY 引脚VBAT 加上电压之后模块内部就自动执行开机流程。原理图上不需要为了开机特意预留一个按键或 GPIO真正的时序压力落在主控软件上主控不能一上电就立刻轮询串口要等模块完成启动否则第一次 AT 指令会丢。常见做法是主控上电后先延时 3~5 秒再发AT等待OK。更可靠的方式是循环重试每 500ms 发一次AT直到收到OK或超过超时时间这样即使模块固件版本不同、启动时长有差异也能自适应。启动完成后再查ATCFUN?确认射频功能是否打开接着查ATCEREG?看网络注册状态。4.2 RESET_N 要用开漏驱动BC26 的 RESET_N 是低有效复位输入。驱动这个引脚时建议用开漏输出加 1.8V 上拉或者用 NPN 三极管/MOS 管做电平转换不要直接用 3.3V 推挽 GPIO 去拉。原因在于模块的复位引脚参考的是模块 1.8V 逻辑域3.3V 推挽输出可能超出引脚电气规格。复位脉冲的宽度要足够软件里拉低后至少保持 200ms实际项目里我一般给 500ms确保模块内部电源管理单元完成复位动作。如果 RESET_N 悬空默认状态由模块内部上拉保证外部不要再多加一个 3.3V 上拉避免和模块内部电压域形成冲突。4.3 PSM_EINT 与 WAKEUP 的方向别接反BC26 在 PSM 模式下会关闭大部分内部功能UART 不再响应看起来像死机。理解这个状态需要区分两个引脚PSM_EINT 是外部输入用来把模块从 PSM 唤醒WAKEUP 是模块输出用来通知主控模块正在唤醒或进入唤醒流程。原理图上这两个引脚方向不能画反否则低功耗应用完全跑不起来。引脚方向典型接法PSM_EINT输入到模块接主控 GPIO 输出触发脉冲唤醒模块WAKEUP模块输出接主控的外部中断输入通知主控模块状态变化VDD_EXT模块输出接 1.8V 逻辑域上拉不可作为主电源低功耗产品里典型的唤醒流程是这样主控定时器到点先输出一个脉冲到 PSM_EINT模块被唤醒后通过 UART 上报或等待主控下发指令主控收到 WAKEUP 状态变化后再开始收发数据避免刚发第一帧时模块还在启动。原理图评审时要确认 PSM_EINT 不是被 MCU 长期拉高脉冲宽度以模块数据手册给出的最小值为准过窄可能唤醒不了。4.4 用 AT 轮询确认模块有没有假死PSM 设计完成后需要跑一段时间的轮询脚本判断模块到底有没有按预期进入睡眠。下面这段代码每隔 10 秒采集一次信号质量和连接状态写入 CSV方便对比模块行为# bc26_psm_probe.py -- 观察模块在 PSM 配置前后的状态变化 import serial import time import csv ser serial.Serial(/dev/ttyUSB0, 9600, timeout2) def at(cmd): ser.reset_input_buffer() ser.write((cmd \r\n).encode()) time.sleep(1) return ser.read(512).decode(errorsignore) with open(psm_log.csv, w, newline) as f: writer csv.writer(f) writer.writerow([time, csq, cereg, cscon]) end time.time() 120 while time.time() end: csq at(ATCSQ).strip().replace(\n, ;) cereg at(ATCEREG?).strip().replace(\n, ;) cscon at(ATCSCON?).strip().replace(\n, ;) writer.writerow([time.strftime(%H:%M:%S), csq, cereg, cscon]) time.sleep(10)ATCSQ反映信号强度ATCEREG?反映网络注册状态ATCSCON?反映当前信令连接状态其中连接态为 1、空闲态为 0。如果配置了 PSM模块在长时间无数据后会从空闲态进入 PSM此时 AT 指令将无应答如果脚本一直能收到OK说明模块没有进入 PSM检查 PSM 参数配置是否生效或者固件是否支持该功能。ATCSCON?不是所有固件版本都支持遇到 ERROR 时以 BC26 的 AT 指令手册为准替换成固件提供的其他状态查询指令。5. BC26 原理图评审清单按这份表格逐项核对5.1 评审顺序电源、SIM、天线、时序、接地拿到一份 BC26 原理图做评审时我习惯按下面这个顺序过不要先看 MCU 那边把串口接到了哪个引脚而是从模块往外看。评审项检查方法判定标准VBAT 供电来源追电源网络到源端器件不是 3.3V LDO 直供DCDC 额定电流大于 1AVBAT 去耦电容看原理图放置位置470uF 以上低 ESR 电容靠近模块引脚VDD_EXT确认是否有滤波电容稳定输出 1.8V未接重负载UART 电平转换追 TX/RX 网络BC26 侧 1.8VMCU 侧 3.3V无电阻分压SIM 接口查 USIM_VDD 网络只接卡座 VCC未接系统电源SIM ESD 防护看结电容规格小于 10pF放卡座附近天线接口看 RF 走线和匹配50Ω 阻抗、有 π 型空位、净空完整RESET_N查驱动器件开漏或三极管驱动带 1.8V 上拉PSM_EINT/WAKEUP查网络标签方向输入输出不接反MCU 侧引脚类型正确GND 回流看模块下方铺地模块 GND 与 SIM、天线 GND 星型汇聚到主地不串联串口电平参考查 USB 转串口工具调试口必须支持 1.8V 电平不能用标准 3.3V 板第 10 项接地值得单独说。原理图阶段很多人只画一个 GND 网络符号不关心回流路径但 BC26 发射瞬间的大电流同时走 VBAT 和 GND如果 SIM 卡、天线的参考地串联在这条大电流回路上SIM 信号和射频指标都会受影响。在原理图上尽量把模块 GND、SIM GND、天线座 GND 单独标注然后在主接地点汇合这就是常见的星型接地思路在 AD 或嘉立创 EDA 里画原理图时就提前区分开。5.2 上电波形和 AT 返回一起留档评审通过不代表板子没问题样板回来后要做一次最小上电验证示波器 CH1 接 VBATCH2 接 VDD_EXT触发模式设为 CH1 上升沿。上电后观察 VDD_EXT 是否稳定建立到 1.8V以及模块发射时 VBAT 的跌落幅度。如果跌落超过 0.3V先检查去耦电容是否漏焊再检查 VBAT 走线宽度和过孔数量不要急着改 DCDC 反馈环路。随后跑一遍第三节的bc26_basic_check.py把 AT 返回和示波器抓到的波形截图保存。这块板子的原理图文档到这里才算真正闭环。本文还有配套的精品资源点击获取