我之前带过几个刚转电源方向的同学他们学LLC时第一反应几乎一样找一张LLC半桥的波形图把六个工作阶段背下来。结果要么三天后忘光要么套到自己电路里发现完全对不上。后来我让他们换了个办法——先在LTspice里把LLC半桥跑起来盯着仿真波形亲手把六个阶段分出来再去对照理论。效果立竿见影不只记住了阶段还理解了“为什么次级二极管会自然关断”“为什么死区时间能实现ZVS”这些靠死记硬背永远问不出来的问题。这篇文章就把这套路径完整走一遍。会用LTspice搭一个能正常工作的半桥LLC仿真电路从参数选型、变压器模型、死区设置这些最基础的环节开始再逐个拆解六个工作阶段的电流路径、谐振关系和能量流向。适合正在学电源技术、准备做LLC仿真验证、或者看论文里六个阶段图一直对不上的同学。看完之后你再回头翻波形图会发现那些线根本不是用来背的是用来“看”的。1. 先别急着背图LLC的波形到底在表达什么1.1 为什么“背波形”一定会失败LLC半桥的电流波形看起来是正弦状的开关动作藏在正弦包络里不像方波Buck那样一眼就能看出“管子开关了电感充放电了”。很多资料把波形图和六个阶段并排摆在一起读者以为只要对应上就行但真正的问题是波形图是结果阶段划分是过程背结果不背过程等于把因果关系统统扔了。以最经典的谐振电流iLr和励磁电流iLm两条曲线为例。你在图上看到它们在某一点交叉这个交叉点在阶段划分里非常关键——次级整流二极管在这个点自然关断。但如果你不亲手跑一遍仿真不去看交叉前后次级二极管电流的变化你永远不知道这个点为什么存在。波形图不是让你背的是让你在真实工作状态中反复对照的。1.2 LLC工作过程中的两个核心问题搞清楚LLC半桥实际上只需要盯住两个问题。第一个问题能量怎么从原边传到副边答案不是靠开关管直通而是靠次级整流二极管的轮流导通。二极管什么时候导通取决于原边电流iLr和励磁电流iLm的相对大小。只要iLr不等于iLm变压器原边就有电流差这个电流差会耦合到副边驱动二极管导通把能量送出去。一旦iLr等于iLm原边没有可耦合的电流差次级二极管自然关断输出就靠电容维持。第二个问题开关管怎么实现零电压开通也就是ZVS答案是靠死区时间内谐振电流对开关管寄生电容的充放电。这个动作能否成功取决于死区前那一刻谐振电流的大小以及死区时间给得够不够。抓住这两个问题你会发现所谓的六个工作阶段其实就是半个开关周期内“二极管导通/关断”加上“开关管切换”这两个事件切出来的六个时间片段。方向反过来的下半周期过程完全对称。2. 搭一个能跑的LTspice半桥LLC模型2.1 参数怎么选先算好再动手仿真的第一步不是打开LTspice放置元器件而是先把参数定下来。我这里用一组经常作为教学案例的参数。输入直流电压取400V这是典型PFC母线电压。输出目标24V/10A功率240W左右。半桥结构下变压器原边看到的方波幅值大约为±200V也就是以母线中点为零电位的半桥中点电压。谐振频率先定一个目标比如92kHz左右。根据公式fr 1 / (2π√(Lr·Cr))如果取Lr90µHCr33nF计算结果是fr 1 / (2π√(90×10⁻⁶ × 33×10⁻⁹)) ≈ 92.4kHz这个频率符合主流LLC的开关范围。需要说明实际开关频率不一定要等于谐振频率LLC可以在谐振点附近工作增益特性不同但初次仿真建议让开关频率接近谐振频率波形最规整阶段也最好认。励磁电感Lm取450µH这样Lm/Lr5是一个兼顾ZVS范围和增益的常见比值。变压器匝比n取3原边电感450µH副边两个绕组各50µH因为匝比n3时电感比是n²9450µH对50µH刚好是9倍。输出滤波电容Co取470µF负载电阻Rload取2.4Ω对应输出电流约10A。参数定好之后整个电路的元器件清单如下表。参数数值说明Vin400V输入直流母线电压Q1/Q2IRF840内置体二极管的NMOSLr90µH谐振电感Cr33nF谐振电容Lm450µH变压器原边励磁电感L2/L350µH副边绕组全波整流用K1耦合系数理想耦合D1/D2MUR460输出整流二极管Co470µF输出滤波电容Rload2.4Ω负载电阻fs约94.3kHz开关频率死区200nsQ1/Q2之间死区2.2 搭建要点变压器、死区、启动命令打开LTspice后按F2放置元件。需要放的元件包括两个NMOS管、两个电容、三个电感、两个二极管、两个脉冲电压源、一个直流电压源、一个电阻。这里最容易出问题的是变压器模型。LLC仿真里变压器不需要复杂模型用三个电感加一个耦合系数K就能搞定。L1是原边电感450µHL2和L3是副边两个绕组各50µH。放置三个电感后通过SPICE指令添加耦合K1 L1 L2 L3 1耦合系数设为1表示理想变压器没有漏感。实际电路中的漏感往往会并入Lr中所以这里直接让Lr单独存在即可。下一步设置栅极驱动。半桥LLC最重要的一组参数就是两个脉冲源的死区。我用两个电压源分别驱动Q1和Q2周期为10.6µs对应频率约94.3kHz每个管子导通约5.2µs死区200ns即开关切换时两个管子同时关断200ns。Vg1 G1 0 PULSE(0 15 0 20n 20n 5.2u 10.6u) Vg2 G2 0 PULSE(0 15 5.3u 20n 20n 5.2u 10.6u)解释一下这两个脉冲源的参数0到15V是栅极驱动电压第一个源的延迟为0脉冲宽度5.2µs周期10.6µs。第二个源延迟5.3µs也就是在Q1关断后200ns才开通Q2这样就形成了死区。搭建时建议给关键节点命名比如半桥输出节点叫HB谐振腔节点叫LC这样后续看波形时不会迷路。仿真命令用瞬态分析。考虑到启动瞬间谐振电容需要充电最好加上startup选项让电源缓慢上升并且跳过前几毫秒的振荡.tran 0 5m 3m startup .options maxstep50nmaxstep50n的意思是最大仿真步长50纳秒。步长越小死区里的细节越清楚代价是仿真速度慢。如果电脑配置一般可以先跑大点等确认电路基本正常后再缩小步长看细节。2.3 仿真后先认四条曲线电路跑起来后先把四条关键波形调出来看谐振电流iLr点击Lr元件任意一端就能显示流经它的电流励磁电流iLm点击L1电感的电流Q1的栅极电压V(g1)和漏源电压V(ds1)Q2的栅极电压V(g2)和漏源电压V(ds2)不用急着看懂所有细节你需要做的第一件事是判断仿真结果“像不像LLC”。最直观的标志是iLr和iLm的波形形状iLr是正弦状的正负交替波形iLm则是一段段折线。如果这两个波形符合预期说明电路基本搭对了可以进入下一步阶段拆解。如果你看到的iLr是一条直线或者iLm完全没有折线形状大概率是变压器同名端接反了也可能耦合系数K没设置成功。这个坑后面单独说。3. 前半周期的三个阶段从上管导通到死区3.1 阶段1t0~t1上管导通Lr和Cr正经谐振能量正向传递以Q1开通作为起点。t0时刻Q1的栅极电压从0跳到15VQ1导通半桥中点电压从0跳到接近400V实际是输入电压的母线高电平。此时Q2处于关断状态谐振电流从前一个周期的死区结束时已经有了确定的初值。这个阶段的主电路结构是输入电源通过Q1给谐振腔供电Lr和Cr组成串联谐振回路。关键点是变压器原边的励磁电感Lm在这个阶段不参与谐振。原因是次级二极管D1处于导通状态变压器副边把输出电压反射回原边Lm两端电压被钳位在n倍的输出电压上。电压被钳住电感电流只能线性变化不会参与正弦谐振。于是谐振频率完全由Lr和Cr决定也就是约92.4kHz的正弦谐振。次级D1导通能量从原边传向副边给输出电容充电并给负载供电。如果你在LTspice里观察D1的电流会看到这个阶段D1有一个明显的电流脉冲幅度跟输出功率直接相关。同时看iLr和iLm两条曲线iLr在谐振作用下做正弦状变化iLm则沿着一条直线缓慢上升。两条曲线的距离就是变压器原边传递到副边的电流大小。这个距离越大次级二极管的电流越大传输的能量也越多。3.2 阶段2t1~t2次级二极管自然关断励磁电感下场t1时刻发生了一件值得单独标记的事iLr和iLm相等了。这一刻原边电流没有差值变压器原边不再向副边提供电流D1电流降到零自然关断。这不是靠驱动信号强制关断的是电路自己实现的。LLC的一个核心优势就在这——次级二极管是自然关断没有反向恢复电流问题而这个自然关断的触发点就是iLriLm。D1关断后变压器副边与输出回路断开Lm不再被输出电压钳位。此时Lm终于可以参与谐振了。谐振回路从“LrCr”变成“LrCrLm”等效谐振电感变成540µHLrLm新的谐振频率约为f 1 / (2π√((90450)×10⁻⁶ × 33×10⁻⁹)) ≈ 37.7kHz这个频率远低于开关频率所以在Q1剩下的导通时间里iLr和iLm几乎是同步缓慢变化不会出现大幅振荡。这也是你在仿真波形里看到iLr和iLm在交叉后“贴着走”的原因。这个阶段能量不再传向副边输出完全靠Co撑住。负载越轻这个阶段越长负载越重二极管导通时间越长这个阶段越短。通过调整负载电阻数值你能直观看到阶段2在波形上的宽度变化。3.3 阶段3t2~t3上管关断死区里的电荷搬运t2时刻Q1的栅极电压归零Q1关断。但谐振电流不能突变此刻iLr仍然维持原来的方向流动。电流没有了Q1这个通路只能改走开关管的寄生电容。具体来说正向谐振电流会同时给Q1的输出电容充电让Q1的漏源电压Vds1从0开始上升同时给Q2的输出电容放电让Q2的Vds2从400V附近开始下降。这个过程就是死区时间内的高频电荷搬运。整个过程中两个开关管都不导通但电流通过电容路径形成了完整的回路。只要死区时间内电流足够大能够把Q2的输出电容放电放干净Vds2就会降到0随后Q2的体二极管自然正向导通。体二极管导通的标志是Vds2变成约-0.7V也就是出现了轻微负压。这段就是整个LLC最重要的ZVS形成过程。你可以在LTspice里放大t2到t3之间的区域清晰看到Vds1上升、Vds2下降、直到Vds2钳位在-0.7V的过程。后面的Q2开通就是零电压开通这也是为什么LLC能在高频下保持高效率的底层原因。4. 下半周期的三个阶段换管方向反过来再来一遍4.1 阶段4t3~t4下管ZVS开通次级另一只二极管接管t3时刻Q2的栅极电压到来。但注意在t3之前Q2的体二极管已经因为死区阶段的电荷搬运而导通了所以Q2的Vds2已经为零甚至为负。这种情况下给Q2加栅压属于标准的零电压开通开通损耗几乎为零。从电路结构看这个阶段和阶段1镜像对称。Q2导通后半桥中点被拉到接近0V谐振腔两端的电压方向反转谐振电流开始反向流动并逐渐增大。变压器副边原来由D1整流现在换成了D2导通能量继续从原边传向副边。这里有一个容易被初学者忽略的细节在t3刚到来的一小段时间内谐振电流方向可能还没有完全反向电流实际上是从半桥中点的变压器侧流向Q2然后经过Q2回到输入电源的地。因为Q2已经导通且体二极管在续流这部分电流既可以走Q2的沟道也可以走体二极管总之不会造成损耗尖峰。直到iLr方向完全反向电路才进入真正的反向传能状态。在LTspice里观察D2的电流你会看到D2的电流脉冲和D1的电流脉冲形状类似但出现在不同的半周期。输出端因为Co的滤波作用整体电压纹波很小。4.2 阶段5t4~t5又一次“电流追平”二极管自然关断时间走到t4反向的iLr再次追平反向的iLm。这一刻跟阶段1结束时完全相同原边电流差再次归零D2电流降到零自然关断。D2关断后变压器副边又一次与输出断开Lm再次挣脱副边电压的钳位与Lr、Cr组成三元件谐振回路。谐振频率又是约37.7kHz远低于开关频率。因此在这个阶段iLr和iLm几乎重合线性缓慢变化中间没有能量传给副边。这个阶段的开始点t4就是你在LLC波形图中看到的第二个交叉点。你可以把鼠标悬停在交叉点位置仔细观察次级二极管D2的电流是否正好归零。如果D2的电流先于交叉点归零或者晚于交叉点说明你观察的电路可能工作在偏离谐振点的状态或者参数设置偏了。到这里下半周期的前两个阶段跟上半周期完全对称只是所有电流方向反了过来次级整流管从D1换成了D2。LLC的对称性在这里体现得淋漓尽致。4.3 阶段6t5~t6下管关断死区里为上管的ZVS铺路t5时刻Q2的栅极电压归零Q2关断第二个死区开始。此时谐振电流方向为负也就是从变压器原边往半桥中点方向抽取电流。Q2关断后负向电流强制给Q2的输出电容充电让Vds2从0上升同时给Q1的输出电容放电让Vds1从400V附近下降。这个过程和阶段3的电荷搬运方向正好相反但目的相同让Vds1在Q1开通前降到零使Q1的体二极管导通。一旦Vds1跌到-0.7VQ1体二极管进入续流状态下一个周期开始时的Q1开通就又是ZVS。t6恰好是下一个周期的t0。到这里半个开关周期内的六个阶段全部走完另外半周期只是方向对称的重复。需要说明的是很多资料把完整周期内“Q1阶段”加“Q2阶段”一共算作12个阶段但在教学和工程沟通中习惯把其中一次开关周期定义成六阶段下半周期用对称性去理解。真正动手仿真时会发现只要前半周期的三个阶段看明白了后半周期基本不用费力气。5. 在LTspice里验证ZVS把死区放大来看5.1 Vds是ZVS最直接的证据很多人看完前面部分仍会问怎么确认仿真里Q2真的是零电压开通答案其实很朴素就是把死区放大看Vds的电压是不是在栅极信号来临之前就已经跌到零。在LTspice中把时间轴范围缩到大概200ns到500ns宽度找到t2到t3这段死区。观察Q2的Vds2波形正常情况下它是从400V左右开始下降然后在一个很低的值附近停住出现一个明显的平台。如果电路工作在ZVS状态这个平台应该在0V附近甚至因为体二极管导通而出现约-0.7V的负平台。然后在同一个时间轴上看Q2的Vgs2波形。当Vgs2开始上升时Vds2必须已经是零或者非常接近零。如果Vgs2上升的时候Vds2还有几十伏甚至几百伏那就不是ZVS管子是在硬开关效率一定很难看。同样方法去验证Q1在另一半周期的死区里看Vds1和Vgs1的关系。两个管子的验证方法完全一致。5.2 死区时长和电流方向的关系这里有一个工程经验值得分享死区时间不是越长越好也不是越短越好。死区必须大于开关管输出电容充放电所需的时间但又不能太长太长会导致体二极管长时间导通增加损耗。在仿真里直接验证很简单。把死区从200ns改成80ns重新跑一次你会发现如果死区太短Vds2还没降到零Q2的栅极信号就来了ZVS条件不满足。反过来把死区改成500nsZVS肯定能保证但你在波形图上会看到体二极管导通的时间变长在Vds波形上多出一段明显的-0.7V平台该平台会导致额外的二极管导通损耗。实际产品设计就是在效率和可靠性之间找一个折中。还有一个常见误区认为满载ZVS条件一定比轻载好。实际恰恰相反LLC工作在轻载时谐振电流小死区里可能没有足够的电流完成寄生电容的充放电ZVS会丢失。这就是为什么很多LLC控制器在轻载时会进入间歇工作模式burst mode本质上就是靠拉升等效电流来保住ZVS。你可以在LTspice里把负载电阻从2.4Ω改到24Ω再把死区放大大概率会看到ZVS丢失的波形。6. 仿真中容易翻车的地方和排查思路6.1 变压器同名端反了表现与对策LTspice里变压器模型靠电感耦合实现没有复杂的变压器符号。很多人搭完电路后发现波形不对比如iLr和iLm根本没有交叉或者次级二极管电流出现奇怪的毛刺第一个要查的就是同名端。LTspice中电感默认在引脚1上标注一个圆点dot这就是同名端标记。你需要在放置电感时通过旋转元件让L1的dot朝向半桥中点侧L2和L3的dot朝向对应的整流二极管方向。如果L2和L3的dot方向不一致两个副边绕组输出的极性就反了全波整流直接变成短路回路输出波形会异常。排查方法很简单仿真结束后看D1和D2的电流波形正常情况下D1只在Q1导通的半周期内有电流D2只在Q2导通的半周期内有电流两者不会重叠。如果看到两个二极管同时有电流高度怀疑同名端错了。6.2 波形抖、仿真慢、收敛失败LTspice偶尔会有收敛问题尤其LLC这种带谐振电容和变压器耦合的电路。常见的症状是仿真进度卡在某一步反复迭代或者在某个节点电压跳变异常。处理办法按优先级排序。第一步给电路加较大的阻尼电阻比如在副边整流二极管上串联0.1Ω的小电阻能有效改善收敛。第二步把maxstep稍微调大但不是调小有时步长过小会引入不必要的数值振荡。第三步用.options指令降低收敛难度.options abstol1e-10 reltol0.003如果还不行检查模型是不是有问题。IRF840是LTspice自带的MOSFET模型稳定性比较好如果用了自己下载的第三方Spice模型先跑一个最简单的半桥逆变电路单独验证模型本身是否正常再接入LLC主电路。另外提醒一下LTspice仿真产生的文件比你手动保存的电路文件多因为瞬态分析会生成.raw波形文件和.log日志文件显示在相同的目录下。这是正常现象不是故障。6.3 从波形反推参数Lm、Cr大小怎么看仿真跑通之后一个特别有用的练习是改参数观察波形变化。把Lm从450µH改成900µH谐振电流和励磁电流的交叉点会发生明显移动阶段2和阶段5的宽度会变大。这是因为Lm变大后励磁电流的上升斜率变小iLr要花更长时间才能追上iLm次级二极管导通的时间相应缩短输出能力下降。把Cr从33nF改成47nF谐振频率会下降如果在相同开关频率下运行等效工作点会偏向感性区波形会变得不那么“对称”次级二极管电流的峰值也可能上升。这种“改一个参数看一次波形”的练习远比反复背诵阶段定义更有效。当你能够根据波形变化预测“Lm变大会让次级二极管导通时间变短”才算是真正理解了LLC的工作机理。7. 用一张表把六个阶段串起来然后开始调参数最后把六个阶段整理成一张表方便你在仿真时随时对照。阶段时间区间导通开关次级导通二极管参与谐振的元件能量流向阶段1t0~t1Q1D1LrCr输入→输出阶段2t1~t2Q1无LrCrLm输出由Co维持阶段3t2~t3无死区无寄生电容充放电电荷搬运为ZVS准备阶段4t3~t4Q2D2LrCr输入→输出阶段5t4~t5Q2无LrCrLm输出由Co维持阶段6t5~t6无死区无寄生电容充放电电荷搬运为ZVS准备有了这张表你再回到LTspice里看波形时每个阶段的边界都会对应到一个具体的波形特征t1和t4是iLr与iLm交叉的时刻t2和t5是栅极信号撤掉的时刻t3和t6是另一个管子栅极信号到来的时刻。把鼠标放到这些时间点上对照表中“哪个管子导通”“哪个二极管导通”“哪几个元件参与谐振”整个工作过程就活了。我个人在实际仿真中最受益的一个习惯是每跑完一组波形就手动改一次负载电阻或者开关频率看表格里的“次级导通二极管”这一栏会不会变化。如果负载变轻导致进入轻载状态次级二极管导通的时间会缩短阶段2和阶段5拉长甚至ZVS会丢失。这个过程会让你把LLC的“负载相关”和“频率相关”这两个特性刻进脑子里而不是停留在波形图的表面记忆上。接下来你可以把这个基本电路往几个方向扩展把开关管换成更贴近实际器件的模型验证损耗或者把次级二极管换成同步整流MOS管观察体二极管时长变化再或者用LTspice的参数扫描功能扫一遍开关频率自己画出一条增益曲线。LLC的大门打开之后你会发现每个参数都不是孤立的改一个数值整条波形都会讲故事。
企业数字化 ERP 产品动态
相关推荐
Python招聘数据分析与岗位推荐系统实战指南 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/24 12:20:59
STM32串口控制张大头步进电机:从UART到角度误差的避坑指南 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/24 12:20:46
K3s+Helm构建企业数字人平台的工程化部署实践 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/24 12:20:46
LuatOS赋能EC618:Cat.1模组开发范式升级 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/24 12:50:44
全志T113-i嵌入式Linux启动优化实战:从6秒到2.5秒 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/24 12:50:44
VSCode 搭建 Verilog 开发环境:ctags 跳转与 iverilog 仿真 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/24 12:50:44
Jammox:基于nRF24L01的2.4GHz射频发生器优化实践 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/24 12:50:44
从零设计AI加速器:脉动阵列与存储层次实战 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/24 12:50:44
SPI、I2C、UART怎么选?从机制到Verilog实现全解析 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/24 12:50:33
基于YOLOv8的渔船作业监控系统:从环境搭建到边缘部署全流程 简介:这是一套面向计算机、人工智能、自动化等专业学生与教师的毕业设计级项目资源,围绕YOLOv8实现渔船作业监控系统,可用于毕设、课程设计、大作业或项目立项演示。压缩包共97个文件,约24.21MB,以70个Python源码文件为… · 2026/9/24 0:00:13
1D-CNN时间序列建模实战:从Conv1d原理到工业落地 简介:面向时间序列数据建模的一维卷积神经网络完整实现,适合深度学习入门者及需要快速验证时序模型的研究者,能够从音频、文本、传感器或股价等序列中挖掘局部特征与时间依赖。压缩包体积很小,只有3KB,内含3个Python脚… · 2026/9/24 0:00:26
柔软的L:汉语语流中被忽视的舌肌张力控制 1. 这个“L”不是字母表里的L,而是舌尖上的L最近在几个方言群和语音教学社群里,反复看到有人发一句:“也说字母L:柔软的长舌”。初看以为是英语发音课笔记,点开才发现全是方言爱好者、播音系学生、语言康复师甚至戏曲演… · 2026/9/24 0:00:44