1. Net Antennae规则它到底在查什么1.1 什么是网络天线在AD19的 Design Rules 界面里Net Antennae 属于 Electrical 大类下的一个检查项但它不像 Clearance安全间距和 Short-Circuit短路那样被人熟知。它的检查对象是铜皮上那些只有一个端点连着网络、另一端完全悬空的线段。最常见的形式有三种走线留下一段尾巴、过孔带出一截短铜但没有接入目标网络、铜皮边缘延伸出一条细长条却又和焊盘不相连。这类结构为什么叫天线因为在形态上它就像一根竖起来的金属杆——一端连着网络另一端悬空。这种铜在电气上确实不构成导通关系也不存在短路风险但它处在一种不确定状态你不知道它在制造过程中会被蚀刻成什么样也不知道它在工作时会不会因为寄生效应耦合到其他信号。内层板出现这种结构尤其危险层压后悬空铜可能位移、翘起甚至和相邻层的铜皮搭在一起。1.2 Tolerance0mil 到底意味着什么Net Antennae 规则的核心参数只有一个就是 Tolerance。它的判断逻辑非常简单检测到悬空铜段后计算这段铜的实际长度如果超过了 Tolerance 设定值就记为违规。Tolerance 设成 0mil 时表示只要存在悬空段无论多短都算违规。比如一段走线残留了 0.03mil 的尾巴也要报出来。这一点让很多刚接触AD的朋友觉得太苛刻了——板子上那么多走线哪能保证一点毛刺都没有其实这个严格程度是合理的。PCB制造过程本身就带有工艺误差在铜箔蚀刻、阻焊开窗、丝印对位这些环节中微小的悬空铜段很可能被进一步放大或移位。你在设计阶段放宽1mil制造端可能就变成2mil甚至3mil的实际缺陷。特别是高频板或阻抗控制板这种不确定铜结构对信号完整性的影响很难预估。当然也有人会问那调成多少合适我的建议是除非你有非常明确的设计理由比如射频匹配网络需要特定形状的铜皮否则就保持0mil。让DRC把所有风险点都暴露出来再由人逐条判断是否可接受比让DRC直接把某些风险忽略掉要安全得多。低速数字板上你可能会为几十个无伤大雅的天线头痛但养成逐条审阅的习惯后你对板子的把握程度会高很多。1.3 违反信息的具体格式Batch DRC跑完后Messages面板里会出现类似这样的信息Net Antennae (Tolerance0mil) : NetMain_Power3V3 : Actual Length 0.178mil ; Rule Violations : 1这条信息把四个关键要素都给出了规则名称、出错的网络、实际悬空长度、违规数量。双击这条消息视图会自动跳到对应位置并且违规对象会高亮显示。如果同时打开了 PCB 面板的 Violations 选项卡还能看到这条违规对应的对象类型和所属层。在项目较大、网络较多的时候建议先把Messages面板里的信息按网络排序这样能快速判断是单个网络集中出现问题还是全板普遍存在后续处理策略完全不同。2. 这些悬空铜是怎么长出来的Net Antennae 报错几乎是每个工程师都会遇到的事但很多人不知道它为什么产生。我发现这个错误本质上就是PCB编辑操作留下的副产品只要理解了它的几个主要成因后面排查起来效率会高很多。2.1 移动走线后残留的断头最典型的一种场景发生在交互布线或拖动走线的过程中。你在已有的走线上选中一段把它拖到新的位置AD会保留原来的线段同时又生成新的线段。如果你拖动的距离不大两段线的端点可能没有完全重叠原来那一截就成了只有一个端点连着焊盘/过孔、另一端悬空的残尾。这种情况在 bus布线后调整等长、或者修改电源走线路径时特别常见。还有一个隐蔽场景使用 ShiftV 切换布线模式时如果从 45 度模式切到任意角度模式原来角度不同的线段之间会产生微小的错位错位部分也会变成悬空段。2.2 过孔与焊盘的相对位移在焊盘上打过孔之后再移动过孔是另一大来源。比如你把一个盲埋孔或通孔从焊盘中心挪到了旁边原来从焊盘延伸到孔壁的一小段铜没有跟着走它就悬空了。类似的还有敷铜区域边缘的情况。一块大面积敷铜Copper Pour边上放了几个连接到该网络的过孔如果过孔没有完全贴近敷铜边界或者敷铜重铺之后边缘和过孔之间的空隙处理不当会检测出连接不到位的过孔线。这种问题在网络名称列表中看起来是导通的过孔属于该网络、敷铜也属于该网络视觉上却存在细微间隙DRC自然要报。2.3 板框修改与铜皮裁剪设计后期调整板框尺寸并不少见。板框向内收缩后原本延伸到板外的走线和敷铜会被切掉一部分切口处往往会留下一段脱离了主网络的短铜。如果这段短铜恰好连着某个焊盘网络它就成为一根天线。还有个类似情况是手动裁剪铜皮。用 Edit Slice Copper 切割一块大面积敷铜后被切下来的小碎片如果还连着网络另一头却是断开的它也会被报为 Net Antennae。很多人切割铜皮时只关注保留部分是否正确忽略了被切掉部分的拓扑关系。2.4 泪滴处理带来的假天线启用泪滴后AD会在走线与焊盘或过孔相接的位置生成三角形的过渡铜。正常情况下它和走线、焊盘都是完整连接的但在某些组合下——比如走线很宽、泪滴尺寸很小或者多个泪滴重叠——泪滴三角形的一个端点可能没有完全贴合走线形成一个极短的悬空尖角。DRC会把这个尖角识别为 Net Antennae。这算不算真正的错误严格说不是。你甚至可以把这种误报当作一个提示泪滴参数可能需要微调。但如果误报太多你也可以把这个告警标记为Review确认无误后不处理。不过我的习惯是尽量让DRC报告为零因为这能保证下一次真正出现问题的时候你不会因为上次有一堆误报没管而漏掉关键信号。3. 精准定位从报告到对象的完整路径AD19提供了多种方式定位 Net Antennae 违规对象关键是找到适合当前场景的那条路径。3.1 Batch DRC 的正确跑法执行菜单 Design Rule Check在 Batch 页签下勾选需要检查的规则。默认情况下 Net Antennae 是开启的但如果你之前改过规则或者使用了自定义规则文件可能被关掉。我的建议是在正式出Gerber前跑一次完整检查不要只勾电气规则把 Routing、SMT 等规则统一跑完这样能一次性拿到所有潜在问题。跑完后在 Messages 面板中右键点击任意一条消息选择 Clear 再重新跑可以保证看到的是最新结果。对于Net Antennae这种可能与图形编辑关联的检查这一点尤其重要——你改动了布线之后旧的消息如果不刷新会干扰判断。3.2 用 Violations 面板按对象类型筛选定位 Net Antennae 最顺手的方式是用 PCB 面板。在面板顶部的下拉菜单里选择 Violations然后在下面勾选 Net Antennae。这时列表里只显示Net Antennae相关的违规每条记录都会标出所属网络、违规对象类型和坐标。关键技巧是利用面板下方的跳跃功能。选中一条违规后直接用跳转命令视图会精确居中到违规对象上并且默认高亮。如果板子很密建议先把其他层的显示关掉只留下违规对象所在层避免视觉干扰。3.3 结合网络着色和对象高亮定位精度还依赖图形显示设置。在 PCB 面板中把出错的网络设为高亮然后在 View Board Insight 中打开悬浮信息框鼠标悬停在疑似对象上时可以看到这个对象属于哪个网络、处于哪一层、长度是多少。对于 Net Antennae 这种小尺寸违规往往需要把视图放大到足够比例才能看清拓扑关系。还有一种做法是使用 ShiftS 单层模式和 Ctrl单击 快速高亮。把其他铜层熄灭后出错的悬空铜段会很容易暴露出来因为它的形态和周围正常走线有明显区别——通常是孤零零一个端点旁边没有其他土壤。3.4 报表快速定位法如果违规点分散在多个网络建议点 Messages 面板下方的Reports按钮生成一份HTML或TXT格式的DRC报告。报告里会按网络分组列出所有违规并附带坐标信息。用文本编辑器打开报告后按网络名排序你可以快速判断是某个关键信号网络出问题还是整板电源网络集中出现问题。4. 按场景对症修复从最简单到最彻底修复 Net Antennae 并不难难的是选对方法。我这里按实际出现频率和操作复杂度把最常见的几种处理方式整理出来。4.1 残留短线——直接删除如果是移动走线后留下的短尾巴操作方法最直接选中那段悬空导体Delete 删除。删除后可能需要往两边稍微拖动一下相邻线段让断口处对齐。这里有一个容易忽视的问题:删除短尾巴之后要检查相接的走线端点是否还在原来的焊盘或过孔上。有时候短尾巴被删掉后真正的走线端点也不再对准焊盘了会出现新的开路报告。我的习惯是删除后用 CtrlM 测量一下端点距离必要时把主走线重新拉一下确保焊盘和走线之间有足够的重叠区域。4.2 走线端点未连接——重新连接或调整悬空段的另一端如果本来应该连到某个焊盘或过孔那么最好的修复方式是直接补一条走线把它接过去。此时不要用普通手动走线而应该用 RRoute交互布线方式从悬空段端点直接拉到目标焊盘。如果悬空段恰好处于敷铜区域里直接用走线补接可能会导致该段走线悬在敷铜上又出现新的间距问题。更稳妥的做法是改用 Fill 或一块小的 Copper Region 来填充连接并设定好网络归属这样敷铜和走线之间的间隙可以直接通过规则自动处理。4.3 过孔位移问题——优先移动过孔而非补线焊盘上打过孔后再移动过孔导致的天线最优解是直接把过孔移回原来的位置。选定过孔后按 MMove精确移动或者用属性面板直接输入坐标让它重新回到焊盘中心或目标位置。如果过孔不能移动比如因为结构上有定位需要那就考虑把走线重新布线使它完整经过过孔区域。注意过孔和走线的连接方式也有讲究过孔应该放在走线的中心线上而不是放在走线的一侧否则DRC可能仍然认为连接不完整。4.4 铜皮边缘悬空——重新绘制铜皮边界铜皮裁切后留下的悬空条最好的修复方式是找回原来的铜皮对象并调整其边界。如果原铜皮已经丢失也可以重新画一块内部同网络的 Fill 覆盖该区域。操作方式是选择 Place Fill画出覆盖悬空区域的矩形然后按 L 打开层管理确认它与下层敷铜的网络一致。要特别提醒的是重新绘制或修改铜皮后记得重新执行一次 Repour Copper让铜皮与过孔和走线的连接关系重新计算。敷铜重铺之后原先的天线可能因为铜皮边界的自动避让而消失也可能产生新的小间隙这一点需要在DRC复查时注意。4.5 泪滴误报——按需调整参数如果排查下来发现悬空铜段是泪滴三角引起的最简单的处理是调整泪滴参数。执行 Tools Teardrops在设置面板中可以修改泪滴的尺寸比例或者指定特定的走线宽度范围内不添加泪滴。调整完后重新生成泪滴再跑一次DRC这个误报通常会消失。如果不想动泪滴也可以修改规则设置来规避——但我并不建议为了消除误报而放宽 Net Antennae 的 Tolerance这样会掩盖其他真正的问题。宁可调整泪滴形状也不去动检查规则本身。4.6 大面积敷铜内孤岛状悬空有一种特别隐蔽的情况悬空铜看起来位于敷铜区域内部但实际它的网络和敷铜网络的连接方式不合理。比如一段走线被完全包在敷铜里走线和敷铜同网络但走线中间有一段被用户显式切割开新产生的断端就形成了天线。这类情况修复起来要先还原敷铜避让关系。先选中周围敷铜执行重新铺铜命令Re-pour让敷铜自动避让那些不再连接的走线段。如果重铺后悬空段仍然存在就手动删除那段走线或者用 Slice Copper 重新切出边界。5. 修完之后的复查与错误清零习惯跑完一遍DRC看到报错修完就以为搞定了这是很多新手会犯的错。Net Antennae 这类拓扑性错误有一个特点修复过程中可能会引发出新的错误而且往往不在原地。所以我强烈建议每次修完一轮后从头再跑一次完整的Batch DRC直到Messages面板清零为止。5.1 复查时的三层检查顺序我会按规则-对象-网络三个层次来复查。先看规则层确认当前是用的正式规则文件没有被临时调试规则覆盖。再看对象层针对上一条报错确认悬空铜段确实已删除或重新连接。最后看网络层打开 Net 列表检查出错网络的拓扑是否完整是不是所有引脚都有走线连接。有一个很实用的习惯在Messages面板中右键Clear清掉所有旧消息再重新跑一次DRC。这一步看似多余实则是防止旧消息干扰判断的关键动作。旧消息不清理的话你修好了一个点但旧消息还在你会误以为问题没解决或者反过来你看到一条旧消息以为还有错结果跳过去发现对象早就没了。5.2 和 Net Antennae 一起检查的关联规则Net Antennae 并不是唯一负责拓扑完整性的规则。AD19中还有一个与之关系密切的规则叫 Un-Routed Net它检查网络是否所有引脚都完成了连接。两者经常一起出现悬空铜段被删掉后可能暴露出原本假装连接好的引脚其实没有真正连上这时Un-Routed Net就会报出来。另外一些分散的走线段还可能触发 Short-Circuit 和 Modified Polygon。在正式出图之前我习惯把电气规则、布线规则全部跑一遍不要只盯着某一个错误。CtrlShiftD 可以快速调出规则检查对话框批量执行。5.3 设计阶段减少天线产生的工作习惯与其每次都和成千上万个Net Antennae纠缠不如从源头上减少它的产生。多年画板下来我总结出三条最实用的经验第一走线移动时尽量使用 interactive routing 的拖拽功能而不要直接选线段移动。直接选线段移动会脱离原有拓扑约束很容易留尾巴交互式布线会自动处理旧线段的收缩和延伸。第二在密集区域布线时适当放大视图比例保证走线端点和焊盘、过孔之间有肉眼可见的重叠量。很多天线并不是刻意产生的只是因为操作时端点对齐差了那么零点几个mil。第三养成路由完成后立即清理的习惯。每完成一块区域的路由就顺手把该区域的零散线头删掉而不是等最后统一处理。这不能减少DRC工作量但可以避免全板布线完成后面对一大片天线时的心态崩坏。这块我也补充一点如果你团队里不同人负责不同模块最后merge的时候Net Antennae 几乎是必然会出现的错误因为不同工程师的布线风格不同边缘区域的残段会特别多。建议各自模块在交付前先跑一遍自己的DRC合并后再统一跑一次能省很多联调时间。6. 出图前的一轮相关DRC排查当 Net Antennae 清零后你离一块可交付的板子还差一步与它相关的其他严谨检查也不能漏。6.1 Partial Route Conflicts和 Net Antennae 一样常见的布线残留很多人在Gerber导出前还会遇到一类和部分布线相关的报错尤其当板上有大量差分对和等长蛇形线时Messages面板里可能出现类似下面的信息DRC: Partial Route Conflicts: 1184 net(s) have a partial conflict.这条消息的意思是有1184个网络存在部分布线冲突——某条走线已经布了一部分但它的拓扑状态与当前规则不匹配。常见的原因是在等长调整过程中原有的走线被预留或分割形成了临时性断口或者是走线和焊盘连接处于近似连接状态还差一点点没有完全重叠。解决方法和 Net Antennae 有些类似选中相关网络走完整条路径把断口补上实在无法补的删掉那段已布线改成未布线状态。做完之后再跑DRC看 Partial Route Conflict 是否降为零。注意这类错误常常和 Net Antennae 同批出现因为断裂处往往同时形成悬空段修天线时可能就已经把其中一部分带掉了。6.2 Gerber导出的最后清场动作在AD19里导Gerber之前我建议执行这样一套清场顺序建议这也是身边不少工程师在用的经验先跑完整Batch DRC把所有电气错误清零。然后打开规则检查设置把 Design Rule Check 结果导出为一份报告留档备查。接着执行 Tools Teardrops Regenerate确保泪滴数据是最新的再跑一次DRC。最后回头清理工作区中不需要的保留布线、临时的测试线段和辅助线。Gerber导出时在 General 页签勾选 Include unconnected layers 之类的选项前先检查每一层对应的铜线是否是你想要的最终状态。因为普通DRC检查的是逻辑连接而Gerber文件里是几何图形有些悬空铜段在DRC中因为规则豁免而没被报出但导出后就会出现在交付文件里。这一点对制造端很关键——制造厂拿到Gerber后会做DFM检查那些微小悬空铜往往是他们反馈的第一类问题。6.3 用第三方DFM工具做最终交叉验证除了AD19自带的DRC很多主流板厂在下单前会要求跑一次专用的DFM检查。像KLayout这类独立版图工具也支持DRC脚本可以通过导入设计文件后执行相应规则文件来验证PCB是否存在类似天线、封闭环、孤立焊盘这类问题。我实际用过KLayout跑DFM检查它的优势在于脱离了AD自身的规则系统可以用一个第三方视角来审查设计。这样做的价值在于AD的DRC默认规则是基于IPC标准的而不同板厂可能会有更严格或者更特殊的制造限制用独立的DFM工具过一遍能提前暴露出个别在AD里不会被报到但厂商会关注的问题。当然不是每个人都必须在AD之外再装一套KLayout尤其是中小板卡设计周期短的时候。但如果你做的是高密度板、HDI板或者对可靠性要求极高的产品花半小时做一次第三方DFM交叉验证完全值得。6.4 关于 Net Antennae 规则的最终取舍写到最后再聊一句规则本身。Net Antennae 在AD里的默认设置确实偏向严格但它存在的价值就是提醒我们电路板里每一段铜都应该有明确的用途和归属悬空铜本质上是一种设计浪费。不是说所有悬空铜都必须删除但每一个都应该经过人工判断确认它不会在制造和使用过程中带来麻烦。我自己在正式项目里的处理标准是能删的删掉能补连接的补上确认无害的留下并做好注释。全部做完后再把 Tolerance 参数恢复为 0mil重跑一次DRC确保所有剩下的告警都是经过人工确认并认可的。这样交付给生产厂或者交接给同事的时候你手里就是一张完全受控的板卡任何时候被问起某一段铜为什么存在你都能给出明确答案。
企业数字化 ERP 产品动态
相关推荐
基于STM32的实验室消防预警控制系统设计与实现 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/25 7:34:51
Atlas 300V 24G推理卡跑YOLO:从环境搭建到部署调优全指南 1. 一台推理卡,为什么值得单独写一篇先说结论:Atlas 300V 24G是华为昇腾生态里一款纯推理场景的加速卡,目标对象非常明确——跑YOLO这类检测模型,做视频流分析、边缘智能、工业质检、园区安防等任务。很多刚接触昇腾的人会被一堆名… · 2026/9/25 7:34:51
Atlas 300V 24G部署YOLOv5指南:从ONNX到OM的昇腾推理 最近在技术群里被问到最多的两个问题,一个是“Atlas 300V 24G是运算加速卡吗”,另一个是“网上说的atlas部署YOLO到底怎么搞”。这两个问题其实指向同一件事:昇腾生态的Atlas系列AI推理设备越来越普及,但大量开发者在第一步就被卡… · 2026/9/25 7:55:53
使用 Flowbite 与 Tailwind CSS 构建网站页脚(Footer)组件的完整指南 UI组件前端 【免费下载链接】flowbite Open-source UI component library and front-end development framework based on Tailwind CSS 项目地址: https://gitcode.com/gh_mirrors/fl/flowbite 点击查看 免费下载 页脚(footer)位于每个页面… · 2026/9/25 7:55:53
Atlas 300V部署YOLOv5实战:模型转换与多路视频推理优化 开工之前先把话放到前面:如果你和我一样,第一次听到“Atlas 300V 24G”的时候脑子里冒出来的问题是“这东西到底是不是运算加速卡”,那这篇文章就是为你准备的。是,但不是我们熟悉的“显卡”那种加速卡。它是昇腾生态里专门做推理… · 2026/9/25 7:55:53
AI视频生成镜头语言六维拆解:从Prompt到导演的实操指南 1. 为什么光靠Prompt写不出好镜头1.1 从“抽卡”到“导演”的认知转变很多人用AI视频生成工具,习惯把全部精力砸在Prompt的遣词造句上,反复堆砌“4K、超写实、电影感、丁达尔效应”这类形容词,结果生成出来的画面要么像PPT翻页,要… · 2026/9/25 7:55:47
多智能体协同工程化落地:从单兵作战到可管理、可复现的研发流水线 1. 从单兵作战到团队协作:多智能体协同到底在解决什么问题如果你最近一年在关注 AI 研发领域的动态,大概率会频繁刷到“多智能体协同”这个词。但很多人第一次听到它的时候,脑子里浮现的画面可能是几个聊天窗口同时开着、互相转发消息——这其… · 2026/9/25 7:55:47
IronClaw 中的 QA Review 技能实战:从测试覆盖率分析到回归风险防控的代码评审方法论 人工智能AI 应用交互助手AI Agent 【免费下载链接】ironclaw IronClaw is an Agent OS focused on privacy, security and extensibility 项目地址: https://gitcode.com/gh_mirrors/iro/ironclaw 点击查看 免费下载 在 IronClaw(一个以隐私、安全与可扩… · 2026/9/25 7:55:41
创维E900V22D刷机全攻略:S905L3SB芯片兼容性解析与救砖实战 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/25 1:00:31
MQTT协议原理与Broker服务器搭建实战:从Mosquitto到EMQX /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/25 1:00:37