PCB布线状态查验及相关DRC模型设置与消除笔记

PCB布线状态查验及相关DRC模型设置与消除笔记前言一、Display Status 动态状态检测1.1 状态检测入口1.2 状态检测项目详解二、各项检测的深入解析2.1 Unplaced Symbols未放置器件2.2 Unrouted Nets / Unrouted Connections未连接网络/走线2.3 Isolated Shapes孤岛铜皮2.4 Unassigned Shapes未分配网络铜皮2.5 Out of Date Shapes需更新铜皮2.6 DRC ErrorsDRC规则错误2.7 Waived DRC Errors允许存在的DRC错误三、DRC 规则设置与开关管理3.1 为什么有时系统不报错3.2 规则管理器中的关键开关四、DRC 检查完整流程4.1 标准检查流程前言在完成PCB的布局与布线后如何确认板子上不存在短路、开路、间距违规等隐患这就需要对PCB的布线状态进行全面的检查和验证。Allegro PCB Editor 提供了强大的Display → Status动态状态检测功能以及基于规则的DRC设计规则检查机制帮助设计师在出图前发现并修复所有潜在问题。本文将系统讲解 Allegro 中布线状态检查的各项指标含义、DRC 错误的定位与修复方法、规则管理器中关键开关的设置以及 Analysis Modes 的高级分析功能。一、Display Status 动态状态检测1.1 状态检测入口动态信息位于菜单Display → Status中。该功能可以实时显示当前 PCB 设计中的各类异常状态是出图前必须执行的健康检查。图1Display → Status 状态检测入口1.2 状态检测项目详解Status 面板中列出了以下各类状态指标每一项都对应一种常见的设计缺陷检测项含义说明Unplaced Symbols未放置到PCB中的器件原理图中有但PCB中尚未摆放的封装Unrouted Nets未连接的网络有网络但走线尚未连通的净表Unrouted Connections未连接的走线具体某条走线未连通Isolated Shapes孤岛铜皮不与任何网络连接的孤立铜皮碎片Unassigned Shapes未分配网络的铜皮已铺铜但未指定所属网络的铜皮区域Out of Date Shapes需要更新的铜皮因布局布线变动导致需要重新计算的动态铜皮DRC ErrorsDRC规则错误违反设计规则的布线问题Waived DRC Errors允许存在的DRC错误已手动忽略/允许的错误重要提醒我们一般不推荐使用 Waived DRC Errors。因为 Waive 之后该错误在界面上会被隐藏你自己看不见万一本来是有错误的却没有发现会导致重大的生产隐患。所以如果有错误是允许存在的建议把它放在显眼的位置标记出来方便后面的设计师看到你的问题而不是直接 Waive 掉。二、各项检测的深入解析2.1 Unplaced Symbols未放置器件功能用途用于检测原理图中已存在但 PCB 中尚未摆放的封装器件。典型使用场景例如在执行删除元件操作时如果错误地删除了不该删的元件检查状态时发现连线未释放通过 Unplaced Symbols 功能可以直观地看到误删的器件并将其恢复到 PCB 中。工程实践在每次完成原理图更新Update PCB from Schematic后第一时间检查 Unplaced Symbols确保所有器件都已正确放置。2.2 Unrouted Nets / Unrouted Connections未连接网络/走线这两个指标分别反映了网络级别和走线级别的未连通问题Unrouted Nets从网络层面看哪些 Net 还没有被完全连通Unrouted Connections从走线层面看具体哪些连接点Connection还没有被走线覆盖排查方法在 Status 面板中点击对应的项Allegro 会自动高亮显示未连接的位置帮助快速定位。2.3 Isolated Shapes孤岛铜皮孤岛铜皮是指那些不与任何网络连接的铜皮碎片。它们通常产生于铺铜后器件移动或走线删除导致的铜皮断开。孤岛铜皮不仅没有电气作用还可能在制造过程中引起问题。2.4 Unassigned Shapes未分配网络铜皮已铺设的铜皮区域如果没有分配所属网络将无法参与电气规则检查。这通常发生在铺铜时忘记选择网络或后续修改导致网络丢失。2.5 Out of Date Shapes需更新铜皮当使用动态铜皮Dynamic Copper时布局或布线的变动可能导致部分铜皮区域需要重新计算填充。Out of Date Shapes 会标记出这些需要更新的区域。2.6 DRC ErrorsDRC规则错误DRCDesign Rule Check错误是最需要重视的检测项。它表示 PCB 布线违反了预设的设计规则如线宽不足、间距不够、过孔与焊盘间距过小等。定位方法在 Status 面板中点击 DRC ErrorsPCB 上会以红色框高亮标注错误位置。点击红色框框可弹出详细报告确认具体的错误类型和位置。图2DRC错误以红色框高亮标注点击可弹出详细报告2.7 Waived DRC Errors允许存在的DRC错误Waived 表示设计师手动忽略了某些 DRC 错误。虽然某些情况下确实存在无法修改的合理违规如芯片引脚之间的固有间距不足但滥用 Waive 会带来严重隐患。使用建议不要随意 Waive 错误优先尝试修复如果确实有无法修改的合理违规建议在 PCB 上添加醒目的文字标注如NOTE: DRC waived - approved by design lead而不是简单地 Waive 掉这样后续的设计师可以看到你的问题标记而不是被隐藏的错误误导三、DRC 规则设置与开关管理3.1 为什么有时系统不报错有时我们会遇到一种情况两个器件明显叠加在一起但系统却没有报错。这是因为DRC 模型没有开启系统不会对这些违规进行检查。3.2 规则管理器中的关键开关在Setup → Constraints → Modes…中有一些开关是一定要打开的否则 DRC 检查会遗漏重要错误必须开启的开关Spacing间距相关的所有开关确保所有 spacing 检查都处于打开状态。间距检查是 DRC 的核心如果关闭了 spacing 检查走线之间、走线与焊盘之间的间距违规将不会被发现核心原则Spacing 检查是 DRC 的基石。一般要特别注意 spacing 的开关状态确保所有 spacing 检查都处于打开状态否则就会出现明明有错误但系统不报错的情况。四、DRC 检查完整流程4.1 标准检查流程执行 DRC 检查菜单命令Design → DRC或点击工具栏上的 DRC 图标查看 Status 面板检查 Unplaced Symbols、Unrouted Nets、DRC Errors 等各项指标逐项修复点击各项PCB 界面自动高亮错误位置逐一修复确认间距开关在 Design Rules → Model 中确认所有 spacing 检查已开启最终确认再次执行 DRC确认所有错误已清除