常规意义上讲Cadence 17.2 这套工具链OrCAD Capture 画原理图只是第一步但恰恰是这一步能劝退不少刚入门的朋友。当年我第一次拿 OrCAD 画原理图最头疼的不是放器件、连网络而是打开库一看里面一堆器件不知道哪个能用、哪个能用但封装对不上、哪个压根就没有。后来带项目带新人多了我越来越确定一件事真正靠谱的做法是动手建一套自己的原理图库文件.olb从第一个电阻开始把底子打好。这篇东西就把我从零开始建库、画电阻元器件的完整流程写出来手把手带你走一遍Cadence 17.2 / OrCAD Capture 这套环境下的操作我会写得很细参数、菜单路径、快捷键、踩坑点都会提确保你跟着点就能做出来。先说一下这篇内容适合谁刚装好 Cadence 17.2准备开始画第一张原理图的新手被网络上下载的乱七八糟原理图库坑过想老老实实自己建库的人以及画完原理图后发现和 Allegro PCB 封装对不上想搞清楚原理图符号和 PCB footprint 到底怎么关联的人。读之前不用有心理负担不用背命令只要电脑上 Cadence 17.2 能正常打开就可以跟着操作。1. 内容整体设计与思路拆解1.1 为什么必须自己建原理图库很多新手第一个想法是Cadence 安装目录下不是自带原理图库吗直接调出来用不就行了。说实话自带库文件确实存在路径一般在C:\Cadence\SPB_17.2\tools\capture\library下打开后你能看到 discrete.olb、analog.olb、connector.olb 这些文件。但问题在于这些库的出发点是为了覆盖尽可能多的器件品类而不是为了让你直接用。里面的电阻、电容确实有可打开一看什么 RES_R、RES_SM、R_EU 之类的一堆符号变体新手根本分不清哪个对应 0603、哪个对应 0805而且很多符号的 PCB Footprint 属性是空的或者写的是国外的物料编码和你实际用的封装命名完全对不上。更关键的一个问题是网络上下载的库文件质量参差不齐。有的 Altium 转过来的库引脚编号和焊盘编号对不上有的库作者命名随性看到 R27 这种阻值属性就知道这库不能直接用。原理图库这个东西错了不一定会立刻报错但一定会在后面某个环节爆雷——画完 PCB 之后发现电阻引脚 1/2 反了或者位号属性没设置好导致导网表时全部重名那时候再改库重导代价就不是几分钟的事了。所以我的观点很明确作为初学者第一次建库这件事不能跳过。你自己画一个电阻符号全程不超过五分钟但你会把引脚类型、引脚编号、属性定义、封装映射这些东西全部过一遍这个基础打牢了后面画芯片、画连接器、画电源符号就是同一套逻辑的重复放大版。1.2 原理图符号与 PCB 封装的关系认知在动手之前必须先把一个核心概念讲讲清楚你在 OrCAD Capture 里画的原理图符号和你在 Allegro PCB Editor 里做的封装Footprint是两回事但它们靠属性关联在一起。原理图符号负责的是逻辑连接它告诉你的电路图这个器件有几个引脚、引脚编号多少、引脚叫什么名字、是什么电气类型PCB 封装负责的是物理落地它告诉制板厂这个器件焊盘长在哪、多大、第几脚在哪个位置。中间的桥梁就是 PCB Footprint 属性。打个比方你画一个电阻符号就像在通讯录里存了一个人的名字和电话逻辑信息PCB 封装则像这个人的实际住址和长相物理信息。电话打过去能接通网表能导出成功但你找得到人才行PCB 上得有匹配的封装。如果原理图符号里 PCB Footprint 属性写错了或者封装文件里焊盘编号对不上就好比通讯录里存的电话是对的但地址写错了后面投板、贴片的时候就会出大问题。Cadence 17.2 这套流程里原理图库 .olb 文件和 PCB 封装库并没有强绑定关系。Capture 只管网表里给你带上PCB Footprint字符串Allegro 导入网表时靠这个名字去自己的封装路径里找对应封装。这也是为什么有人换了台电脑、换了库路径一导网表就报找不到封装——不是原理图画错了是路径和命名没对齐。1.3 电阻符号的两种常见绘制风格在开始画电阻之前还有一个风格问题需要定下来。英文原版库里的电阻符号通常画成锯齿形zigzag这是美国的 IEEE 标准风格而国内绝大多数工程师用的是矩形框也就是 IEC 标准风格。这两种风格在原理图上都能用但如果你画的原理图要给别人看、要进评审最好和团队现有图纸保持一致。我在 Cadence 17.2 下自己建库默认用矩形框风格原因有两个一是国内绝大多数参考设计和教科书都用矩形框看图的人不需要额外花时间去适应二是矩形框在 Capture 里画起来更简单——一根折线加两个引脚四步就完事锯齿线反而要逐段画。当然如果你要画的器件是精密电阻网络、或者公司内部标准明确要求锯齿形那就按公司规范来。这里我只演示矩形框的做法锯齿形的思路完全一样只是外形线段数不同而已。2. 核心细节解析与实操要点2.1 新建原理图库文件的事前准备打开 OrCAD Capture 之后先别急着画把库文件的工作目录准备好。我见过不少新手把原理图工程文件和自己的库文件混在同一个文件夹里画到一半要新增器件找半天找不到库文件在哪后面换电脑更是一团糟。我建议的做法是在项目根目录下单独建一个Library文件夹专门放 .olb 文件。如果后面项目多了可以按公司分类建子文件夹比如Library\Passive、Library\IC、Library\Connector。虽然 Cadence 本身支持把原理图库文件放在任意路径但路径里最好不要有中文也不要带空格否则后面关联封装库、导网表时偶尔会出莫名其妙的问题。这一步做得好后面你换电脑、把工程打包发给同事都会省心很多。另外打开 Capture 时建议直接以管理员身份运行。这一步也许很多人忽略但 Cadence 17.2 在非管理员模式下写 .olb 文件有时候会弹权限错误。尤其是在公司电脑上用户目录的写权限可能被限制到时候保存库文件失败你会怀疑是软件崩了实际就是权限问题。2.2 新建库文件的操作路径准备工作做完正式新建库文件。在 OrCAD Capture 的主界面里左上角菜单栏找到File - New - Library这一步会创建一个名为Library1的空库文件并在右侧项目文件列表中显示为一个.olb文件。不要急着画先按CtrlS保存把它存到你刚才建好的Library文件夹里命名建议带版本或日期信息比如my_lib_20250101.olb。保存完成后在项目管理器窗口里展开这个 .olb 文件你会看到下面自带几个子项包括Library一些属性信息和Parts这是存放元器件符号的地方。现在这个库是空的接下来我们在它里面新建第一个元器件电阻。这里插一句很多新手分不清.olb文件和.lib文件。Cadence 17.2 里.olb 是图形符号库就是你在原理图上看到的那个矩形、引脚、引线这些图形双击一个器件放到图纸上它的来源就是 .olb而 .lib 是模型库主要用于 PSpice 仿真里面写的是器件的电气模型参数。如果你只画原理图不跑仿真主要关心 .olb 就够了。但如果你在原理图里双击电阻想设置仿真模型Capture 会提示你选择 .lib 文件这个后面仿真专题再细说现在不用管。2.3 新建元器件部分的关键参数一切就绪后在项目管理器的Parts子项上点击右键选择New Part。这时会弹出一个新器件属性设置窗口里面有几个关键字段需要填我逐个说一下Name器件的原理图符号名称。电阻我通常写R或者RES。注意这里是符号名不是位号位号是放图后每个实例自己的标号。Part Reference Prefix位号前缀就是原理图自动编号的前缀。电阻写R电容写C芯片写U这要和后面 PCB 设计规则对应上。PCB FootprintPCB 封装名。这里填的是板上封装的名称比如R0603、R0805。可以留空后面放图时再填但我建议至少在库文件里填一个默认值这样每次放一个新电阻出来默认就带封装不用每次手填。Part Per Package每个封装里有几个这样的符号单元。普通电阻是 1也就是一个封装里只有一个器件单元如果一个芯片封装里有 2 路独立的运放这里就可以填 2后面画原理图时一个 U 器件可以拆成两部分各放各的。填完这些字段点击OKCapture 会进入一个新的元件编辑窗口那个白色网格区域就是要画符号的图纸。这个编辑器窗口类似一个小型的画图工具左侧有画线、画矩形、放引脚、放文本的工具栏右侧是属性编辑区域。字段不要想太多先按上面说的填好细节之后随时可以回到这里改。3. 实操过程与核心环节实现以电阻为例3.1 绘制电阻外形矩形框的放置进入元件编辑窗口后第一件事是画电阻的外形。在 Capture 元件编辑环境里左侧工具栏找到画矩形Rectangle或画折线Polyline的工具不同版本图标位置略有差异但鼠标悬停都能看到工具名称提示。画矩形框时我给你的建议是放在网格交叉点上这个很重要。Capture 默认栅格是 100mil你画图时器件引脚必须落在栅格上否则后续连线、DRC 会报连接不上或者引脚不在网格上。具体操作先用鼠标点击矩形工具在图纸上点击第一点确定矩形左上角再拉出到右下角点击完成。画出来的矩形尺寸根据自己的习惯来一个 100mil × 200mil 的矩形正好是某个方向的宽度看着也协调操作起来正好是两个格点乘一个格点。画完后可以CtrlS保存。如果觉得矩形大小不合适可以用鼠标左键点选矩形然后拖动边缘端点调整。这个环节不要太纠结尺寸因为符号的大小只要在原理图上看起来协调就行真正决定能不能放到 PCB 上的是后面那个 PCB Footprint 属性而不是原理图符号本身。不过有一点要提醒引脚间距最好是 100mil 的整数倍否则后面连线、对齐器件时会非常难受我到目前为止画的所有分立器件符号基本上都是按 100mil 间距设计的。3.2 放置引脚第 1 脚与第 2 脚的对称布局外形画完后接下来放引脚——这是整个建库流程中最关键的一步。在左侧工具栏找到放置引脚Place Pin工具点击后弹出一个 Place Pin 窗口Pin Name 写 1Pin Number 写 1Shape 选 LineType 选 Passive。另外一个关键选项是 Pin Direction这里控制引脚的电气方向电阻这种无源器件第 1 脚选 Left向左伸出第 2 脚选 Right向右伸出表示电流可以从两个方向进出不对器件的信号方向做强制限制。这里我需要解释一下为什么 Type 要选 Passive。Capture 的引脚类型会影响后面 DRC 检查不同类型引脚连接时是有规则的比如 Power 引脚要求接电源网络Input 引脚要求信号从外部进来。电阻这种只起电气连接作用、自身不产生也无方向性约束的器件选 Passive 最合适。如果你把电阻引脚类型错选成 Output后面 DRC 会给你报一堆离奇的警告新手完全看不出是哪里的问题。放置完第 1 脚后继续用放置引脚工具放第 2 脚。第 2 脚的 Pin Name 和 Pin Number 都写 2Direction 选 Right放在矩形右侧对应的格点位置。放完两个引脚后你会看到矩形左边伸出一根短线连接第 1 脚右边伸出一根短线连接第 2 脚。这个短线和引脚连接处Capture 会自动形成一个细小的连接点在原理图上用于确认导线已连接画图时只要把这个引脚和别处导线碰到一起连接点就会变粗显示非常直观。3.3 引脚编号与 PCB 封装焊盘的对应关系关于引脚编号这里多说几句。原理图符号上的 Pin Number 不是随便写的它必须和 PCB 封装上的焊盘编号完全一致才会在导网表后映射到正确的焊盘上。以贴片电阻 0603 为例Allegro 的封装里通常焊盘编号是 1 和 2一个在左端一个在右端。所以原理图符号里 Pin Number 也要写 1 和 2并且引脚方向、位置最好能和封装对应方向一致这样网表导过去之后逻辑连接才能正确落到物理焊盘上。很多新手问引脚编号能不能随意编比如电阻只写 1、2但有些直插电阻封装焊盘编号是 A、K比如二极管这种就得按二极管来编编号混乱的后果是网表导入 Allegro 后飞线全乱最后靠人工改封装编号才能修回来。这个问题的根源就是用惯了 Altium 的自带库习惯了原理图库只管图形、封装库管焊盘的思维而 Cadence 这边的封装编号必须严格一一对应两边少一个都对不上。操作层面放置引脚时我们可以调整引脚编号的显示位置和引脚名称的显示位置。Capture 里在放置完引脚后双击引脚可以打开属性菜单Pin Number 的位置通常在引脚短线旁边便于原理图上看编号。第 1 脚和第 2 脚的编号最好分别显示在管脚两侧不要重叠如果显示位置不对选中后按CtrlR或手动拖动文字即可。这个小动作虽然不起眼但原理图上如果编号重叠后期返工补编号会非常烦人。3.4 设置元件属性Value、PCB Footprint 与位号前缀外形和引脚都画好了接下来把元件属性补全。在元件编辑窗口菜单栏找到Options - Part Properties或者直接双击元件边框会弹出属性编辑表格。这里需要确保几个关键属性存在且填得正确Value元件的标称值值电阻这里建议填一个占位值比如RES或者具体值如10K。如果这里留空放图到原理图上后元件边上不会显示值别人看图不知道这个电阻多大。PCB FootprintPCB 封装名比如R0603。我建库时一般先填一个常用值这样放图后除非特别指定新放出来的电阻默认都是 0603省掉每次手动填封装的麻烦。Reference这列通常显示R?表示位号还没排定放图时自动编号。一般来说不要自己填死一个数字否则每个新放的电阻都叫 R1 了。属性表格里还有一行叫Primitive默认值是DEFAULT这个属性决定器件符号能不能被分解即能否在原理图上打散成线条建议保持默认。还有一个Power_Pins_Visible属性默认是False这是专门给电源引脚用的普通电阻不需要管。填完属性后记得保存。这一步做得好你后面在原理图中放置这个电阻时它会和自带库里的器件一样带完整属性双击能看到 Value、PCB Footprint 这些字段不用每次再手动补。3.5 器件保存后如何在原理图中调用建好的电阻符号怎么放到自己的原理图里方法有两种。第一种是在原理图页面中点击右侧工具栏的Place Part图标或按P快捷键然后在弹出的窗口中点击Add Library找到刚才保存的 .olb 文件加载后搜索R这个器件选中放到图纸上。第二种更快直接在项目管理器里展开 .olb 文件下的 Parts 子项找到这个电阻符号用鼠标左键直接拖拽到原理图页面上Capture 会自动把它放进去。这两种方法各有适用场景。第一次使用一个库里的器件建议用第一种顺便检查一下库加载是否正常、器件属性是否显示完整后面常用器件用第二种拖拽更快尤其是你把常用库放固定在项目管理器上之后找器件基本不需要搜索。还有一个小坑要提一下如果你在原理图里放了好几个电阻后面又回到库编辑器去改了这个电阻符号的某些参数再回到原理图时已经放好的电阻不会自动更新。Capture 里原理图使用的是 Design Cache设计缓存中的副本不是直接引用 .olb 文件。要更新已放置的器件需要在项目管理器中展开Design Cache找到对应的器件右键选择Update Cache更新缓存。这个动作在画大图时经常用到属于必会技能之一。3.6 电阻案例完整参数速查表为了让你后面操作时不迷路我把整个电阻符号的关键参数整理成了一张表直接照着填就行参数项推荐值说明符号名R库中的器件标识建议统一简洁位号前缀R自动编号后显示 R1、R2...PCB FootprintR0603与 Allegro 封装库对应可按需改引脚数量2对应 1、2 两脚第 1 脚 Pin Name / Number1 / 1与封装焊盘编号一致第 2 脚 Pin Name / Number2 / 2与封装焊盘编号一致引脚 TypePassive无源器件DRC 友好引脚 ShapeLine普通短引脚标准样式外形100mil × 200mil 矩形网格点对齐可微调引脚间距100mil保证连线对格这张表画其他两脚无源器件比如无极性电容时也可以直接套用区别只是符号名和位号前缀改成 C外形画成两条平行线代替矩形即可。4. 常见问题与排查技巧实录4.1 放置引脚时方向不对如何快速调整我见过很多新手在库编辑器里放引脚时Pin Direction 选错了比如电阻第 1 脚选了 Right结果引脚短线伸到了矩形内部或者另一侧。这时候不要删了重画可以直接选中这根引脚打开它的属性改 Pin Direction 从 Left 改成 Right或反过来引脚的出线方向会立刻调整。但注意引脚的位置不会自己跑到矩形另一侧去你需要手动拖着引脚移动到对应的格点上。实际操作时更快的办法是选中引脚后直接按CtrlR旋转方向按CtrlF翻转方向然后拖到正确的位置上。快捷键在 Capture 里的行为施用于引脚、符号、文字时都类似不影响矩形框。另外放置好的引脚它的名字和编号文字可能被矩形挡住看起来非常乱。解决方案是选中这些文字手动拖到合适的位置或者调整引脚的长度和方向使文字在原理图上落在引脚短线那侧空白区域。美观层面虽然不影响功能但一个符号本身看着就别扭会影晌自己后面复盘和团队评审的信任度。4.2 引脚类型 Test 填错导致 DRC 报错引脚类型填错是新手画完原理图跑 DRC 时最容易遇到的问题。我和几个同事交流过发现一个很典型的场景有人把芯片使能引脚的 Input 类型选成了 Passive结果芯片使能脚没接任何东西DRC 也没有报警还有人把电源引脚选成 Passive在原理图上没有连电源网络Cadence 就认为这个引脚是空闲的不会主动提示。这两种情况在电路调试时都会变成暗雷。所以建库时就要养成一个习惯电源引脚用 Power输入信号用 Input输出信号用 Output双向信号用 Bidirectional无源器件用 Passive。这样你后面跑 DRC 才能借工具发现问题而不是全部放过。做原理图库这件事工具给你提供的电气检查能力完全取决于你在建库时是否严格定义了引脚的属性类型。你可以把引脚类型理解成交通规则红灯停绿灯行——DRC 是那个电子警察你让警察看到了违规才会罚但规则得先定清楚。4.3 库文件修改后原理图不更新这个现象已经提过但值得单独列一条。很多新手改了库文件里的器件属性比如把 PCB Footprint 从 R0603 改成 R0805回到原理图一看器件怎么还是显示 R0603怀疑自己的操作没生效然后重画一遍。原因就是 Design Cache 没有更新。解决办法在项目管理器里展开原理图页所属的.dsn工程文件找到Design Cache子目录列表里能找到所有从库里调用过的器件副本。找到你改过的那个 R右键点击Update CacheCapture 会拿 .olb 文件中最新的定义覆盖原理图里的旧副本。如果你改了很多器件想一次性全部更新可以在 Design Cache 上右键选择全局更新。这个操作有点类似 Word 里的更新域Delay 一阵才刷新不是实时同步的。这个坑之所以值得单独拿出来讲是因为它直接影响网表和 PCB 封装的对应关系。你辛辛苦苦改了封装属性结果原理图里缓存还是旧的导出的网表照样是老封装板厂做出来的板子焊盘不对那才是真正的灾难。4.4 打开库文件时提示无法加载或路径错误在团队协作场景下经常会遇到别人发你一个原理图工程里面用到了他的库文件但你电脑上没有。打开原理图时Capture 会弹出一堆警告提示某个库文件not found然后原理图上的器件全部变成灰色的框引脚名也看不到。遇到这种情况不用慌。先把对方发来的 .olb 文件放到本地然后回到 Capture 菜单栏Options - Design Template - Schematic - Library在库路径列表里添加该文件路径或者直接在项目管理器中右键选择Add File把 .olb 添加进来。添加完之后再在 Design Cache 里执行一次更新灰色框就会恢复正常显示。这里有个经验收到别人的工程时不要把库文件随便解压到桌面而是放到和工程目录同一级的 Library 文件夹里再告诉 Capture 这个路径后续传递文件、归档都方便。还有一个与路径相关的常见问题是Capture 打开时默认加载的库文件太多软件启动变得特别慢。Cadence 17.2 的 .olb 文件如果多了启动时加载时间会明显增加。我自己的库文件控制在几十个以内并且只把当前项目需要的几个库添加到 Capture 的全局加载列表中其他库保持文件存在但不加载。要和 Allegro 联动时确保两级库路径都指到了同一个文件夹否则就会出现 orcad 和 allegro 不能关联的问题。4.5 库中符号带仿真属性导致的警告画完电阻、放图、跑 DRC 一切正常结果一跑 PSpice 仿真系统告诉你器件没有仿真模型这又是一个新手常见问题。因为我们在建库时并没有给这个电阻关联 .lib 仿真模型所以它不具备仿真能力。解决办法是在原理图中双击这个电阻在属性里找到PSpice Template或者仿真模型相关字段填上对应的模型名或者为这个器件配置 .lib 库。如果只做硬件设计不跑仿真这个警告可以忽略。但如果你以后会用 PSpice 做仿真建议建库时就把仿真模型属性预留出来。具体做法是在元件编辑窗口的Options - Part Properties里手动添加一行属性名字叫PSpice Template值填R{Value}这类模板字符串。关于这个模板的详细语法涉及 PSpice 的模型规则先不展开了但你要知道有这回事免得以后仿真时卡在一个看似和原理图库无关的环节上。5. 进阶经验与扩展建议5.1 多单元器件的建库思路同封装多 Part 拆分画完电阻电容后你很快会遇到多单元器件比如一个封装里含 4 路独立的运放、一个 8 位总线收发器分成两组等。在 Cadence 的库编辑器里这类器件可以在同一个 Symbol 下创建多个 Part页码依次递增每个 Part 的引脚可以各不相同原理图使用时每个单元可以单独拉出摆放但位号是同一个 U1方便 PCB 设计时更灵活地布局。还是拿电阻来做比喻不太形象换一个四路运放的封装是 SOIC-14有 14 个焊盘但原理图里我们一般不会画一个 14 脚的方块因为那没法清楚表达每一路运放的电气连接。建库时把第 1、2、3 脚分为 Part A5、6、7 脚分为 Part B以此类推放图时 U1A、U1B、U1C、U1D 各放各的电气属性由同一个 U1 统一管理电源脚通常放在某一个 Part 或单独一个 Part 里。新手如果一开始就在这个级别上理解库和封装的关系后面画大板子会非常高效。5.2 统一建库规范命名、属性模板与团队协作如果你打算长期做硬件设计我强烈建议花半小时给自己或团队制定一个建库规范。不要求复杂至少包含三点库文件命名规范、器件符号命名规范、属性必备字段清单。库文件可以按类别_版本_日期命名比如Passive_Lib_V1.0_20250201.olb器件符号名全大写统一风格属性必填字段除了基本的 Reference、Value、PCB Footprint 之外尽量补充 Manufacturer、Manufacturer Part Number、Description虽然短期内原理图不显示但器件清单 BOM 导出和后续采购会用得上。坚持这个规范为什么重要我带项目的经验是基数越小越要打样。一个库最开始只有几个电阻不规范看起来也无所谓但到后端有几百个封装、几十个库文件的时候再想去改就动不得了。而且团队里每个人画法不一样最后拼原理图、合并库的时候命名不统一的破事会层出不穷。规范这种东西越早定越省事。5.3 配合后续流程的注意事项网表导出、PDF 输出、PCB 联动原理图库画完了不代表这件事就结束了。Capture 画完原理图后你通常要导出网表给 Allegro 做 PCB。操作路径是Tools - Create Netlist在 Netlist 选项卡里选Allegro点击确定就会生成一个.net文件。Allegro 里再通过File - Import - Logic导入网表导入时软件会按 PCB Footprint 属性去你的封装库路径里找对应封装。如果你画完原理图发现 Allegro 里器件都灰蒙蒙的、找不到封装八成是 PCB Footprint 名字不对或者是 Allegro 的库路径没有设置对。另外原理图要发布给同事评审或归档常用于导出 PDF。OrCAD Capture 的导出方式有几种最简单的是File - Export - PDF如果想保持矢量效果、方便搜索文字个人更推荐用虚拟 PDF 打印机打印成 PDF。不同方式导出的清晰度和可编辑性不同看你自己用途。这里顺便提到一个热词里的关联问题——orcad和allegro不能关联。这个问题通常出现在安装时 Capture 和 Allegro 版本不一致或者是从旧工程打开时库路径没有正确关联上建议在Options - Design Template检查一下库路径确保 Capture 和 Allegro 的库文件指向同一套目录。5.4 一个小技巧把常用无源器件一次性建好最后分享一个我建库时的小习惯。画完第一个电阻后不要停趁手热把电容、电感、LED、磁珠、TVS 这些两脚无源器件一次性都建了。这些器件的符号区别很小电阻是矩形电容是两条平行线电感是几段弯曲LED 是在电阻外形上加两个箭头TVS 在二极管符号上加一个角标逻辑完全一样。批量操作时在项目管理器里复制粘贴符号再改个名字和外形五分钟能做出五六个常用器件。建好后花十分钟统一检查一遍位号前缀、PCB Footprint 默认值、引脚方向、引脚编号。这个批量的过程比每次画板时现建一个要高效得多而且能帮你积累出第一批真正属于自己、放心使用的库文件。我自己早期画板都是这样一点点把库堆起来的后来做复杂项目时基础器件基本不用再动库直接调用就行省下的时间非常多。5.5 从第一个电阻到原理图库的长期价值写到这里我突然想起一个刚入行时带我的工程师说过的话原理图库就是设计者的手艺活画得好不好旁人一眼就能看出来。当时我不理解心想不就是放个电阻吗有什么手艺不手艺的。现在回头看一个规范、整洁、引脚命名清晰、属性完整的原理图库体现的其实是工程师对信号走向、封装映射、可制造性的整体把握。你建库时如果连一个电阻的引脚类型都随手填后面画几百个引脚的处理器时大概率也会留下隐患——只不过隐患埋得更深等调试阶段才会炸出来。所以这篇东西最终想告诉你的不只是一个电阻怎么画而是当你拿到 Cadence 17.2、打开 OrCAD Capture 的时候你脑子里应该建立起来的那个秩序感库文件放哪里、符号叫什么、引脚编号怎么编排、属性怎么填、和 PCB 封装怎么对应。这套秩序一旦建立后面再画任何器件都只是重复劳动难的反而是第一遍。希望这篇流程能帮你迈过第一道坎后面要是踩到其他库相关的问题记得回来对照着排查一下多半能少走不少弯路。
企业数字化 ERP 产品动态
相关推荐
Ad-Hoc无线网络搭建与文件共享实验:无AP组网、IP配置与避坑指南 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/27 1:48:15
Hi3519DV500嵌入式视觉平台开发实战:从ISP调参到NNIE智能分析落地 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/27 1:48:15
PCIe复位机制全解析:冷复位、暖复位、热复位与FLR实战指南 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/27 1:48:15
做新媒体的小说网站实战案例:搞定备案不头疼 做新媒体的小说网站实战案例:搞定备案不头疼 备案号还没下来,服务器就被运营商断网,这种憋屈事你遇到过吗?做新媒体的小说网站,最让人头大的往往不是代码写不出来,而是备案流程一头雾水。我见过太多创业者,站点做得花里胡哨,结果卡在工信部ICP备案… · 2026/9/27 2:35:04
树莓派5双2.5G网口扩展实战:PCIE Switch实现NVMe与网卡共存 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/27 2:34:58
25个真正可用的SVG图标网站推荐(开发者实测) /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/27 2:34:58
内存测试核心:Shmoo图与RMT分析原理及工程实践 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/27 2:34:52
全志T113-S3 RGB屏移植避坑指南:从设备树到LVGL触摸校准 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/27 2:34:52
C++小游戏实战:从猜数字到丧尸生存,串联高频语法考点 /* MD / 富文本中的 .toc(含博客园搬家等嵌套结构);.toc-box 在侧栏,不受影响 */#content_views .toc,/* 编辑器常在目录前后插入空 p(:empty 仍占 20px),一并去掉避免顶空隙 */#content_views.markdown_views > p:empty:has(+ .toc),#content_views.markdown_views … · 2026/9/27 2:34:45
MATLAB雷达信号脉冲压缩仿真:LFM线性调频、匹配滤波与距离分辨率实现 简介:这套Matlab仿真工具完整呈现雷达信号脉冲压缩过程,从线性调频(LFM)信号生成、目标回波仿真到匹配滤波压缩处理均有可运行代码支撑,面向电子信息工程、计算机、数学等专业学生,适用于课程设计、期末大作… · 2026/9/27 0:00:01
汕头网站建设制作厂家避坑指南:5大注意事项救急 汕头网站建设制作厂家避坑指南:5大注意事项救急 改个需求建站公司拖一周,这种憋屈事我见得太多了。 很多汕头老板找本地建站团队,签合同前看着方案挺美,一上线就变脸。 今天不聊虚的,直接拆解找 汕头网站建设制作厂家 时的5个核心 注意事项… · 2026/9/27 0:00:01
多模态虚假新闻检测实战:BERT+ResNet双塔与对比学习 简介:基于PyTorch的多模态虚假新闻检测项目完整代码包,面向自然语言处理与计算机视觉交叉方向的开发者、科研人员及毕业设计选题者,解决社交媒体中文本与图像联合识别虚假新闻的问题。系统以BERT预训练模型提取文本语义特征,以Res… · 2026/9/27 0:00:01
MATLAB雷达信号脉冲压缩仿真:LFM线性调频、匹配滤波与距离分辨率实现 简介:这套Matlab仿真工具完整呈现雷达信号脉冲压缩过程,从线性调频(LFM)信号生成、目标回波仿真到匹配滤波压缩处理均有可运行代码支撑,面向电子信息工程、计算机、数学等专业学生,适用于课程设计、期末大作… · 2026/9/27 0:00:01
汕头网站建设制作厂家避坑指南:5大注意事项救急 汕头网站建设制作厂家避坑指南:5大注意事项救急 改个需求建站公司拖一周,这种憋屈事我见得太多了。 很多汕头老板找本地建站团队,签合同前看着方案挺美,一上线就变脸。 今天不聊虚的,直接拆解找 汕头网站建设制作厂家 时的5个核心 注意事项… · 2026/9/27 0:00:01
多模态虚假新闻检测实战:BERT+ResNet双塔与对比学习 简介:基于PyTorch的多模态虚假新闻检测项目完整代码包,面向自然语言处理与计算机视觉交叉方向的开发者、科研人员及毕业设计选题者,解决社交媒体中文本与图像联合识别虚假新闻的问题。系统以BERT预训练模型提取文本语义特征,以Res… · 2026/9/27 0:00:01