EMI辐射发射超标整改实战：DCDC升压电路干扰定位与滤波布局优化

前阵子做的一个便携式带屏设备功能调通、功耗也压住了结果送预测试的时候栽了个大跟头——30MHz到1GHz的辐射发射摸底120MHz附近直接超出CLASS B限值8.6dB准峰值和平均值双双飙红。干硬件最怕的就是这种阶段出EMI问题因为板子已经定型改结构、改布局的余地都很小只能靠滤波和细节调整往回找补。这篇就把这个EMI辐射发射超标案例从头到尾拆开讲包括怎么用近场探头定位干扰源、为什么DCDC升压电路会成为辐射大户、π型滤波器的参数怎么算、PCB布局上哪些细节能让你下次直接一次通过。内容基于我这次实战整改的完整过程适合正在和EMC死磕的硬件工程师、PCB layout工程师以及所有想搞明白“辐射发射到底怎么超的标”的人。1. 项目概况设备形态与超标现场1.1 产品是什么测试条件怎么定的这台设备是个手持式工业检测终端核心器件包括一块四核应用处理器、一块2.4G WiFi模组、一路电池充电管理以及一路升压DCDC——把3.7V锂电池升到12V给外围传感器模块供电。设备平时以电池供电为主USB充电为辅整机功耗实测下来不到3W。辐射发射测试按GB/T 9254对应CISPR 22的Class B限值执行频率范围30MHz-1GHz天线距离3米在电波暗室里做。测试时设备处于正常工作状态背光亮度中等WiFi关闭避免无线通信本身干扰判断传感器模块满载运行。Class B限值规定30MHz-230MHz频段准峰值限值40dBμV/m230MHz-1GHz频段准峰值限值47dBμV/m。平均值限值在此基础上低10dB。这个限值对消费类产品来说并不算苛刻但手持设备因为结构紧凑、天线效应明显数据一出来往往还是让人头疼。1.2 摸底测试结果超得明明白白第一次预测试跑下来超标点集中在三个频段一眼就能看出和开关频率的谐波有关系。频点(MHz)准峰值(dBμV/m)限值(dBμV/m)余量(dB)判定120.348.640.0-8.6超标240.145.240.0-5.2超标479.842.840.0-2.8超标这三个频点分别对应升压DCDC开关频率的大约50次、100次、200次谐波。这个特征非常典型——如果是读卡器、HDMI这类高速数字接口辐射超标频点附近会出现更宽的梳状谱而开关电源的谐波则是离散的间距严格等于开关频率。看到120MHz、240MHz、480MHz这种等比数列式的超标点基本可以提前锁定嫌疑对象。提示开关电源谐波带来的超标点呈离散分布频点间距等于开关频率。这个特征能帮你把干扰源从“全板排查”缩小到“某个开关电路”。2. 干扰源定位从频谱到底是谁在捣乱2.1 用近场探头给PCB做“CT”频谱仪只能告诉你“125MHz附近超了”但不能告诉你“是哪颗芯片辐射出来的”。定位干扰源我的工具是近场探头套装——一个H场探头磁场探头配一台带前置放大的频谱仪。操作方法很简单但有几个细节决定效率。先把产品拆开露出PCB保持正常工作状态然后用探头沿着板子表面缓慢移动距离保持在2-3mm。频谱仪的中心频率设到超标点SPAN设成±5MHzRBW设成120kHz——和测试标准保持一致。沿着板子扫了一圈电平最高的区域锁定在升压DCDC的开关节点SW节点和输出整流路径附近。把探头固定在这个区域上方读到的底噪值比板上其他地方高至少20dB。随后逐模块断电确认把传感器负载断开超标幅度只降了1-2dB把WiFi模组断电没变化最后动升压IC的使能脚120MHz的谱线几乎瞬间消失。干扰源确认就是升压电路。2.2 升压电路为什么是辐射大户升压拓扑本身的工作方式决定了一个大问题电感在开关管导通时储能、关断时向输出释放能量整个回路里的电流是脉冲形态。电感输入端的开关节点电压在0V和12V之间高速跳变这个节点就是板上一根“天线”。两个关键参数决定了辐射强度一个是开关节点电压的dv/dt另一个是换流回路的di/dt。升压电路里最致命的一环是续流二极管/同步整流管的换流回路——开关管导通瞬间二极管从导通切换到截止反向恢复电流叠加在输入回路上产生高频振铃。这个振铃频率通常在几十兆赫兹到几百兆赫兹恰好落在30MHz-1GHz的辐射发射测试频段里。我们这次超标的120MHz正是振铃电流在PCB回路上激励起来的谐振点。也就是说干扰源不完全是IC本身更准确地说是“IC开关动作回路寄生电感PCB走线长度”共同构成的辐射系统。2.3 干扰传播路径从板内到空间的三种途径定位了干扰源还得搞清楚辐射是怎么从PCB内部跑到暗室天线上去的因为不同的传播路径对应不同的整改动作。第一种是差模辐射高频电流在一个闭合回路里流动这个回路等效为一个小环天线。辐射强度和回路面积成正比和电流幅度成正比。升压IC的输入环路VIN引脚-输入电容-GND引脚和输出环路电感-SW节点-二极管-输出电容-VOUT就是两个现成的环天线。第二种是共模辐射板上的高频电压通过PCB走线、线缆、结构件等形成的“天线”向外辐射。常见情况是信号线缆上感应到的共模电流把能量带出机体。这台设备有一条12V传感器供电排线在测试时正好充当了辐射天线把升压电路的谐波能量带到了空间里。第三种是电源线传导耦合开关噪声沿着VIN走线或VOUT走线往外传虽然本身是传导干扰但到了线缆末端又会转成辐射。USB线在测试时如果是插着的就是一条效率极高的辐射天线。明确路径之后整改思路就清晰了压源头、堵路径、减少天线效率。接下来从滤波电路和PCB布局两条线一起动。3. 整改第一步滤波电路的选型与参数计算3.1 输入前端π型滤波器怎么把参数算明白先说输入侧。升压电路是脉冲电流负载输入电流不连续所以输入端必须加滤波器。我选的是经典的π型结构磁珠陶瓷电容陶瓷电容这个方案对高频段几十兆赫兹以上的衰减效果比单纯加大电容好得多。参数选择的核心是截止频率。π型滤波器等效为一个LC低通截止频率fc1/(2π√(LC))。目标是把120MHz以上的能量压住同时不能影响电源的动态响应——尤其升压电路这种负载突变场景输入滤波器的截止频率不能太低否则会引起输入电压跌落甚至系统不稳定。我的选型如下磁珠选的是600Ω100MHz规格直流电阻控制在50mΩ以内输入侧两只电容分别是1μFX7R0402封装和0.1μFX7R0402封装等效电感主要来自磁珠的高频阻抗。粗略估算一下磁珠在100MHz时阻抗是600Ω等效电感量大约在3-5μH这个量级。按5μH和1μF算fc约为71kHz。这个截止频率对120MHz谐波的衰减量超过30dB理论上足够。但有一个坑磁珠在高频段阻抗是电阻性的并不像纯电感那样持续衰减。如果超标频点恰好落在磁珠阻抗的谐振区之外衰减效果会打折扣。实测下来这台设备用600Ω磁珠是够的如果你的board发散振铃频率更高比如300MHz以上可以考虑换更高阻抗或者串联共模电感。3.2 输出侧的共模抑制磁珠和共模电感怎么选输出12V这一侧直接给传感器排线供电排线本身是一个高效辐射天线。整改方案是在输出端串联一个磁珠把高频开关纹波挡在板内。选磁珠有个经验法则容许的直流压降决定了阻抗上限。12V输出负载电流最大200mA允许1%压降也就是0.12V。磁珠直流电阻RDCR最大可以到0.6Ω。我选了120Ω100MHz的磁珠直流电阻0.12Ω压降24mV留足了裕量。如果传感器排线长度超过10cm或者负载对噪声敏感还可以考虑在输出端并联一个小电容和磁珠组成L型滤波。位置器件规格关键参数设计目标输入前端磁珠600Ω100MHzDCR50mΩ额定电流500mA抑制输入侧传导噪声输入前端电容1μF 0.1μFX7R0402构成π型滤波退耦发射环路输出侧磁珠120Ω100MHzDCR0.12Ω断开排线天线与干扰源的耦合输出侧电容47μF 0.1μF对应输出负载稳定输出吸收高频分量3.3 滤波电路落地元件的寄生参数比你想的更重要滤波电路原理上算清楚了焊上去才发现layout不对等于白装。这是EMI整改中最容易忽略的点元件的寄生参数和摆放位置。贴片电容在高频下的行为不是纯电容它的等效模型是RLC串联。0402封装的电容ESL大约在0.5nH左右对应的自谐振频率可能只有几百兆赫兹。如果超过了谐振频率电容呈现感性滤波能力急剧恶化。所以滤波电路摆放有硬性原则输入电容必须紧贴升压IC的VIN和GND引脚走线要短而粗并且两个引脚到电容的环路面积要最小。我的做法是把1μF电容放在IC的VIN引脚正下方背面通过两个过孔连接过孔之间紧挨着把环路切到最小。滤波器的“地”端也要讲究。磁珠靠近输入连接器一侧电容靠近IC一侧。如果板上有系统地滤波器的地一定直接接系统地不要串到别的平面上去。再补充一个细节π型滤波器里两个电容的地脚应该共用一个过孔就近下沉到地平面不要让地电流绕远路。地回流路径长了滤波电路自己就成了辐射源。4. 整改第二步PCB布局布线的关键优化4.1 环路面积一切辐射的根源滤波电路做完了根源问题还没解决——升压电路本身的环路面积就在那里摆着。PCB布局优化目标就是把所有高频电流回路打扁、缩小。升压电路最关键的三个环路第一是输入环路输入电容、IC的VIN和GND引脚之间的环路。这个环路里走的是脉冲电流频谱极宽是120MHz振铃电流的“发射天线”。优化的核心是让输入电容无限靠近引脚对。第二是换流环SW节点、续流管或二极管、输出电容构成的环路。这个环路在开关瞬间经历电流方向的突变是振铃产生的直接位置。输出电容必须紧贴输出引脚和输入电容一样短走线、大铜箔、小间距。第三是栅极驱动环如果用的是同步升压IC低边MOS和高边MOS的驱动信号横跨这个区域。驱动环路的电流虽然小但dv/dt极大容易被忽略。整改时我用了一个非常有效的土办法在钢网层画出这三个环路的边界然后把它们圈起来作为layout评审的中心区域。凡是能够进到圈里的元件一律进圈不能进圈的元件走线保持最短距离。4.2 开关节点铜皮面积能小则小SW节点是升压电路中电压跳变最剧烈的位置导通时是低边MOS的漏极关断时被电感拉到高电位。这个节点的铜皮面积直接决定了它作为“天线”的效率。很多layout工程师习惯把SW节点铺大铜皮来散热这是EMI优化的一个对立面。我的经验是散热需求通过IC本身的热焊盘和底层铺铜解决SW节点的铜皮面积在保证载流能力的前提下能缩就缩。具体操作SW节点走线宽度按两个安培每毫米的载流密度计算不额外加宽避免大面积铺铜。SW节点下面相邻层避免铺完整地平面因为SW节点与地平面之间的寄生电容会形成高频耦合通路。可以在下面铺一小块悬浮铜皮用热焊接到地形成一个局部的“屏蔽岛”。这里有个反直觉的点很多人以为SW节点铜皮越大噪声越大于是想把铜皮全部去掉。实际上铜皮面积小到一定程度后走线自身电感反而增大会在SW节点上产生更尖的电压毛刺。这是一个平衡需要根据板厂工艺和实测数据微调。4.3 地分割、回流路径与过孔设计决定成败的细节再说地平面的处理。这次整改里最关键的layout动作是把升压电路的地和主控地之间的分割处理。原来的板子是完整地平面但升压电路在板边12V输出走线沿着板边绕了半圈才到连接器。这下问题来了升压电路的高频回流电流会在地平面上找到阻抗最小的路径这条路径往往就在地平面的边缘相当于把地变成了辐射天线。优化的做法是在升压电路区域做一个“地岛”用一条窄的地桥把升压电路的地岛和主地连接起来地桥上保留一个1mm左右的瓶颈。这样高频回流电流被限制在地岛内部循环不会漫游到整个地平面。注意地桥瓶颈的位置非常讲究必须选在输入电容的GND引脚附近也就是高频回流电流的起点。如果选错了位置地分割反而会把噪声耦合到模拟电路上去。过孔设计方面升压IC的GND引脚需要多个过孔直接下到地岛过孔间距不超过0.5mm。输入电容的地脚和IC的地脚之间用两个以上的过孔并行连接降低过孔电感。实测发现单过孔和双过孔在120MHz频点的地电位差能差出10dB以上。4.4 排线走线与连接器位置天线问题得从源头掐传感器排线是这次超标事件中很关键的“发射天线”——它本质上是两根长导线12V和GND被升压电路的高频噪声驱动后就成了一对偶极子天线。整改动作有两个。第一是把12V输出磁珠的位置尽量靠近连接器让磁珠挡住从升压电路到排线的传导噪声。第二是把排线连接器的位置往板子中部移动不要放在板边缘。板边缘的排线向外辐射时天线效率最高往中间挪一挪效率能低好几个dB。如果排线的位置锁死了改不了还有一个折中方案给排线套一个磁环。这次整改初期我就试过磁环效果立竿见影120MHz超标点直接降了5dB但磁环的长期可靠性固定方式、温度老化不如从源头解决来得稳所以最终还是靠layout和滤波来解决。5. 整改后的验证结果与踩坑实录5.1 二次测试数据改动到底值不值做了上述整改后重新预测试数据对比频点(MHz)整改前准峰值整改后准峰值改善幅度(dB)整改后余量120.348.634.214.45.8240.145.230.614.69.4479.842.827.914.912.1所有超标点归零余量最大12dB最小5.8dB。这个结果比较理想。尤其120MHz这个点之前超标8.6dB整改后余量5.8dB相当于整体改善了14.4dB。这个改善幅度来自三部分叠加输入π型滤波贡献了约6dB输出磁珠贡献了约3dBlayout优化环路面积缩小地岛隔离贡献了剩余约5dB。三管齐下效果比任何单一手段都明显。5.2 整改过程中踩过的三个坑第一个坑是磁珠选型只看阻抗不看额定电流。最初我选了一颗600Ω磁珠额定电流只有250mA装上去之后升压电路在重载时输入电压被磁珠压得剧烈跌落设备直接重启。后来换成了额定电流500mA的低DCR版本才解决。第二个坑是π型滤波器的地不当心串进了模拟地。板子上有一路模拟传感器信号滤波电容的地被我接到了模拟地上结果模拟信号踩上了120MHz的干扰采集数据直接漂了。最后把滤波地改回系统地才恢复正常。第三个坑是地分割做过了头。第一次做地岛时把地桥切得太窄不到0.5mm导致大电流回流时地电位抬升传导发射反而变差了。后放宽到1mm并用多个过孔并联才算找到平衡点。5.3 常见问题速查表直接抄作业问题现象可能原因检查顺序整改手段开关频率整数倍频点超标开关电源环路面积大1.环路面积 2.输入电容位置 3.滤波电路缩小环路、加π型滤波、换低振铃IC超标频点不规律搬动排线变化大线缆共模辐射1.磁环验证 2.连接器位置 3.排线加地线输出串联磁珠/共模电感、缩短排线、改善接地同样方案后装和先装效果差异大接插件、线缆等效天线变化1.线缆长度 2.接地方式线缆屏蔽、接地弹片、连接器加滤波低频段30-100MHz超标大电容ESL/ESR偏高1.电容封装 2.靠近程度换大封装、加小电容并联240MHz以上高频超标SW节点寄生振铃1.SW节点面积 2.驱动电阻加RC吸收、增大栅极电阻、改驱动电流这个表是按我这次经验整理的不同项目情况千差万别但排查顺序基本通用。先看源头环路再看路径线缆最后才动屏蔽和吸收这个次序能让整改少走弯路。6. 写在最后的实操心得做了这么一轮整改我个人在实操中的体会是EMI问题最能检验一个人对电路本质的理解。你算过的环路、看过的datasheet、做过的layout决策都会在频谱仪的曲线上诚实反映出来。这次这个案例还有一个比较值得分享的扩展思路如果当时板子还没定型我会在方案阶段就做三件事——第一在升压DCDC的输入和输出双侧预留π型滤波器位哪怕第一版不贴也要留位置和地孔第二把SW节点铜皮的面积在layout约束里写死不给layout工程师发挥的余地第三传感器排线的连接器位置从板边挪到靠近驱动IC的位置让走线最短天线效率最低。这三个动作的成本几乎为零但会在认证测试那一刻替你省下至少两周的整改时间。如果你也正在和辐射发射较劲希望你少走我这次的弯路。搞清楚干扰源、管好三个环路、滤波和layout两手抓剩下的交给频谱仪去验证就好。