LVPECL与LVDS交流耦合设计：偏置重建与电容选择

上周硬件群里又有人发了一张波形图LVPECL 差分对串了两颗电容进 LVDS 接收器输入脚量出来共模只有 0.6V眼图张不开时钟沿还带着明显的抖动。我一看就知道典型的交流耦合只接了电容、没重建直流偏置。这种接法我几乎每周都能在论坛和项目评审里看到归根到底就是对 LVDS 和 LVPECL 这两种电平标准的直流工作点没概念。今天这篇就把信号完整性里的这个经典坑讲透——LVPECL、LVDS 的交流耦合到底该怎么接电阻电容怎么选偏置怎么给以及怎么用 ADS 在做板之前先验证一遍。这个话题在高速接口设计里太常遇到了。无论是 FPGA 和 PHY 芯片互联、光模块和 SerDes 对接还是视频接口里的 RGB-to-LVDS 链路跨电压域、跨电平标准的互连几乎都绕不开交流耦合。很多人以为交流耦合就是串两个电容结果上板以后静态电平不对、低频信号变形、抖动超标。这篇文章适合硬件工程师、PCB Layout 工程师和刚入门信号完整性的同学看完可以直接照着搭电路。1. 先把两个电平标准说清楚LVDS 和 LVPECL 的本质区别1.1 LVDS电流源驱动的低摆幅差分信号LVDSLow Voltage Differential Signaling的驱动结构是恒流源。芯片内部大约 3.5mA 的电流源经过外部 100Ω 差分端接电阻后形成约 350mV 的差分摆幅。这个电流源的共模电压通常被内部基准钳在 1.2V 左右所以 LVDS 信号线上每一根线的电压都在 1.2V 附近上下摆动单端摆幅约 ±350mV。LVDS 的接收端是一个高输入阻抗的差分放大器正常工作需要外部提供一个 100Ω 的差模端接电阻同时输入共模范围一般在 0V 到 2.4V 之间典型推荐值就是 1.2V。需要注意绝大多数 LVDS 接收器内部不自带偏置也就是说不论直流耦合还是交流耦合输入端的共模电压都得靠外部电路给它建立起来。直流耦合时这个共模由发送端的 1.2V 直接提供交流耦合时发送端的共模被电容隔断接收端就必须靠自己产生 1.2V 的偏置。1.2 LVPECL射极跟随器输出的高摆幅差分信号LVPECLLow Voltage Positive Emitter Coupled Logic是咱们常说的 PECL 的低压版本典型供电是 3.3V。它的输出级本质上是一个射极跟随器输出共模电压大约在 VCC - 1.3V也就是 3.3V 供电时大约 2.0V。单端输出摆幅在 ±400mV 到 ±500mV 之间差分摆幅通常有 800mV 到 1V 左右比 LVDS 大一截。LVPECL 的驱动结构决定了它必须有一个直流电流回路。射极跟随器的发射极电流要靠外部电路提供通路如果输出端悬空或者只串电容不接电阻输出管就没有静态工作点轻则波形塌陷重则芯片发烫甚至损坏。这是 LVPECL 交流耦合和 LVDS 交流耦合最大的不同点LVPECL 是开射极结构交流耦合前必须先在发送端把直流电流路径搭好而 LVDS 是电流源结构发送端不太挑直流负载主要需要照看的是接收端的偏置。1.3 为什么不能直接对接直流工作点冲突把两个标准的参数放在一起看就很清楚了参数LVDSLVPECL3.3V供电输出共模电压1.2V约2.0VVCC-1.3V差分摆幅约350mV约800mV~1V输出结构恒流源射极跟随器开射极输入共模要求典型1.2V约VCC-1.3V左右发送端是否需要直流负载不需要必须提供典型差模端接100Ω100Ω或50Ω对VTTLVDS 的输出共模 1.2V对 LVPECL 接收器来说太低了LVPECL 的输出共模 2.0V对 LVDS 接收器来说又超出了最舒服的 1.2V 参考而且 800mV 以上的差分摆幅直接打进去LVDS 接收器输入级未必吃得消。即使不考虑过压损伤共模不匹配也会让接收端静态工作点偏移信号经过放大器后失真、饱和、抖动全部找上门。所以跨标准互连时先通过交流耦合把直流工作点隔离开再在接收端按需求重建偏置是工程上最稳妥的做法。2. 交流耦合到底解决什么问题又引入什么问题2.1 交流耦合的本质隔直流通交流交流耦合说白了就是在信号通路上串一个电容把直流分量全部挡掉只让交流分量通过。对差分信号来说这个电容有两个作用一是把发送端和接收端的共模电压彻底解耦两边各过各的日子二是顺带隔离了接地噪声和地电位差如果两个芯片之间存在较大的地电位差交流耦合可以有效避免直流电流在互连中乱窜。打个比方直流耦合就像两段水管直接焊在一起两边压力必须一致才能稳定工作交流耦合就是中间加了个柔性接头两边压力各调各的柔性接头只传递流量变化不传递静态压力。信号完整性里管子的“静态压力”就是共模电压而“流量变化”才是我们要传输的信息。在几种典型场景里交流耦合几乎是强制要求。比如光模块和 SerDes 之间的互连协议明确要求交流耦合再比如两个电压域完全不同的芯片对接比如 3.3V 域和 1.8V 域的接口直流耦合要么需要电平转换电路要么忍受共模不对称交流耦合加偏置网络反而是最省事的方案。2.2 代价直流偏置必须重建交流耦合的代价也很直接电容后面如果不加任何直流路径接收端的输入引脚就是一个浮空节点。接收器输入端虽然有几十千欧甚至更高的输入阻抗但总存在漏电流、偏置电流这些电流会对电容慢慢充电最终把节点电压冲到某个不确定的电位上。更关键的是LVDS 接收器和 LVPECL 接收器的输入级需要确定的共模工作点才能正常放大信号。共模不对输入差分对可能一只管子在饱和区、一只在截止区整个信号的“参考平面”都歪了。所以交流耦合的正确做法不是“串两个电容就完事”而是“先阻断直流再在接收端把共模重建起来”。这正是本篇文章重点要讲的实操环节。2.3 什么情况下不适合交流耦合交流耦合不是万能药。如果信号本身含有重要的直流分量或极低频分量比如低速 PWM 信号、直流平衡性极差的数据流、超低频时钟等电容会把这些频率成分衰减掉导致波形平顶下垂、脉宽畸变。工程上的经验是先算信号的最低有效频率分量再反推电容容值。数字信号的基频大致等于数据率的二分之一但最麻烦的是长串连 0 或连 1这时候信号里有非常低的频率分量。举个例子1Gbps 的随机数据流最低有效频点通常在几十 MHz 量级用 0.1uF 到 0.01uF 的电容问题不大但如果是 100kbps 的 UART 或者几 kHz 的时钟100nF 电容的