STM32+FPGA分级存储方案：EEPROM、NOR Flash与SD卡各司其职

工业控制器里那些该存不该存的数据这几年我没少跟它较劲。掉电丢参数、Flash写坏、SD卡文件系统崩了都是在现场最容易挨骂的故障。后来我把存储体系从一个存储芯片扛所有改成了 STM32FPGA 分级存储用 EEPROM、NOR Flash、SD 卡各管一摊才算真正根治了大半的存储痛点。这篇是硬件篇系列第 12 篇聊的就是这套分级方案怎么设计、三种介质怎么分工、底层驱动有哪些必须注意的细节。打算做工控产品、参与设备存储设计、或者只是想把 STM32 的数据存储搞扎实的这篇应该能给你省下不少弯路。先说清楚一个背景我这里讲的工业控制器是典型的双处理器架构——一颗 STM32 负责逻辑控制、通信和系统管理一颗 FPGA 负责高速采集、实时波形生成的硬实时任务。这种组合在运动控制、电力电子、边缘计算网关里都很常见。数据存储在这种系统里不是一个存字那么简单它牵扯到掉电可靠性、写入寿命、读取速度、脱机分析和日志追溯东西很杂但思路理清楚之后其实就一句话把不同性格的数据交给不同性格的存储介质。1. 为什么要分级存储先把需求盘明白1.1 工业控制器的数据其实分成好几类性格很多刚入行的朋友拿到项目第一反应是直接挂一个 SD 卡省事。我一开始也这么干过后来被现实教育了。工业控制器的数据不是铁板一块至少能分成四类而且每一类的脾气完全不一样。第一类是运行参数类比如 PID 值、电流环增益、编码器零位、校准补偿系数、通信地址和使能开关。这类数据的特点是量特别小可能总共也就几十到几百字节但是改动频率很低可能设备装完调一次参数就一年不动了。它对可靠性要求极高因为在现场换一台设备重新做整定代价比买一颗芯片大得多。而且这类数据必须支持字节级独立修改——我只想改一个 P 值不想把整片数据都重写一遍。第二类是程序和配置类比如 STM32 的固件镜像、FPGA 的比特流文件、字库、表格、启动参数。这类数据的特点是量大几百 KB 到几十 MB读取频率经常发生但平时几乎不写入只有在出厂烧录和远程升级的时候才动。它还需要一个关键能力可以被 XIP片上执行或者在启动阶段快速映射到内存缩短上电时间。第三类是日志和追溯类比如故障记录、历史报警、温度趋势曲线、运行时长统计、操作记录。这类数据最大的特点是持续追加写入量大且频繁而且往往需要定期导出来做数据分析设备返修时也要能拿到最后一刻的运行轨迹来定位问题。第四类是临时和缓冲类比如采集过程中未处理完的原始数据、上位机下发的临时指令。这类数据只在运行期间有意义掉电丢了无所谓但是写入速度要够快不能拖累主流程。一眼就能看出来一张 SD 卡去扛第一类和第二类任务纯属杀鸡用牛刀还杀不好。反过来EEPROM 去扛第三类容量和寿命都不够。所以分级不是花架子是需求本身逼出来的。1.2 一张卡存所有为什么行不通我见过不少方案把全部分区都放在 SD 卡上标称支持日志、参数、升级包。听着很美好实际用起来问题一个接一个。先说寿命。SD 卡的 NAND Flash 块擦写次数普遍在几百到几千次这个量级质量好一点的工业级卡能到几万次而运行参数这种高频改写的数据如果每次开机都把校准值刷一遍一张卡几个月就开始出现坏块。NOR Flash 的寿命能到十万次级别EEPROM 更是百万次级别这才是参数类数据的应许之地。然后是掉电一致性。SD 卡的写入涉及文件系统元数据更新、FAT 表修改、数据块搬移中间任何一步被断电打断轻则文件丢失重则整个文件系统挂掉量产设备返修率直接飙上去。参数存在 EEPROM 里就不一样页编程本身具备原子性只要写周期不被打断数据就是完整的。还有启动依赖的问题。工业控制器上电到进入运行状态往往限定在几百毫秒内。如果所有东西都在 SD 卡上而 SD 卡又处于异常状态连从备份恢复参数这个自救动作都做不了。EEPROM 和 NOR Flash 挂在 SPI/I2C 总线上一叫就应SD 卡的初始化流程却得走漫长的命令协商、扇区分区解析、文件系统挂载速度和可靠性完全不在一个维度上。所以这套方案的核心逻辑就八个字各司其职按性格分配。参数给 EEPROM程序和字库给 NOR Flash日志和批量数据给 SD 卡临时缓存掉电不管。既保证了可靠性又把容量、速度和寿命用到了刀刃上。2. 存储介质选型三兄弟的长板和短板2.1 EEPROM小而可靠参数数据的最佳归宿EEPROM 的存储原理我在系列前面讲过一点这里再浓缩一下浮栅晶体管中电荷的有无代表 0 和 1编程和擦除过程本质是让电子通过隧穿效应进入或离开浮栅。它的最大特点是支持字节级擦写想改哪个字节就改哪个字节不用先擦一整个扇区。最适合 EEPROM 的接口就是 I2C。典型芯片是 AT24C256、AT24C512容量 256 KBits32KB到 512 KBits。I2C 只需要两根线SCL、SDA不占用宝贵的外设资源硬件布线也省心。工业环境下的 I2C 总线要注意上拉电阻取值通常 4.7k 到 10k 之间总线电容大时选小一点走线长时注意信号完整。我习惯在 PCB 上给 SCL/SDA 串接百欧姆级别的限流保护电阻防止热插拔和静电损伤引脚。EEPROM 有一个必须尊重的特性写周期时间。标准型号在 5V 供电下的页写周期大概是 5ms 左右页大小通常 32 或 64 字节跨页写要多算一次写周期。很多新手踩的坑是连续写多个字节却只等待了一次写周期导致后半段数据丢失或错位。正确做法是要么逐页发送每页之间等待 ACK 轮询或延时要么用状态机管理写操作别用阻塞延时死等因为 5ms 在控制环路里已经是天文数字了。磨损均衡对 EEPROM 来说虽然不紧迫百万次级别但也不意味着可以乱来。频繁变化的参数比如运行小时数每次开机都写一颗芯片用十年大约写入几千次距离寿命极限还很远但如果你把系统当前状态这种每秒刷新一次的变量扔进 EEPROM一天就 86400 次写入估计一个月就报废了。高频变化的量请放在 RAM 或最后落到 SD 卡别为难 EEPROM。2.2 NOR Flash可执行、启动快程序与镜像的最佳宿主NOR Flash 在工业控制器里的地位不可替代因为它支持字节/半字读取还能直接映射到地址空间做 XIP 执行。这意味着 CPU 可以从 NOR Flash 直接取指运行不用先把整个镜像搬到 RAM。对启动时间要求高的场合这一条就是硬需求。再加上它的随机读性能远好于 NAND启动阶段的体验完全不在一个层级。商用典型型号是 W25Q128128 Mbit16MB和 W25Q256。接口是 SPI双线/四线模式还能通过 QPI 拉高读取速度。FPGA 侧读取镜像时对这种快速随机读特别友好因为 FPGA 本身就可以用 SPI 主模式去拉数据流甚至做成串行流式加载边读边初始化。但 NOR Flash 的写入逻辑必须门儿清它可以位编程把 1 变 0但擦除是反过来的把 0 变 1而且只能按扇区擦除。W25Q128 的扇区大小多为 4KB块大小 64KB。写入前如果目标区域已经存在旧数据必须先整块擦除否则写入结果就是逻辑垃圾桶。这套先擦后写的时序对 STM32 来说是标配回调对 FPGA 来设计控制器时则要自己实现状态机。寿命方面NOR Flash 标称擦写次数通常是一万到十万次。如果整片存的是 FPGA 镜像平时不写只有升级时才擦写那寿命根本不是问题。但如果有任何设计把有状态的数据放在 NOR 里且频繁覆盖就一定要做磨损均衡常见做法是多个槽位轮换写入记录当前活跃槽的索引。我在固件升级的设计里直接做了 A/B 双分区还保留了出厂备份区虽然多耗了一些容量但换回来的是现场刷机失败时永远有一条退路。2.3 SD 卡容量和便携是真香复杂度和风险也是真的SD 卡的优势不用多说单片容量从 512MB 到 1TB 随便选可拔插数据能被现场工程师直接带走分析还能用文件系统组织目录。这对日志、趋势、截图、波形这类批量数据是正道。SD 卡有两条路可选SPI 模式和 SDIO 模式。SPI 模式兼容性好几乎所有 MCU 都有 SPI 外设代码也简单但时钟频率上限低普通卡跑到 25MHz 就很勉强了而且 SPI 模式下部分 4 位模式的高级特性CRC 等被禁用速度约等于阉割版。SDIO 模式可以跑 4 位并行标准 SD 卡能到 50MB/s 左右适合塞大量日志时使用。STM32F4 系列的 SDIO 外设支持 4 位总线DMA 搬运之后 CPU 占用很小是我在量产方案里的选择。文件系统方面在 STM32 生态里就是 FatFs 的天下。它的好处是免移植资源占用小但带来一个严肃问题FAT16/FAT32 对突然断电的容错能力非常弱。文件分配表更新、目录项修改、数据区写入这三个动作只要断在中间就可能导致整个簇链断裂甚至根目录损坏。所以我的策略是日志文件不要老保持打开状态每写满一定大小就同步刷新更重要的是加日志前后双区或者当前日志备份日志轮换机制即便当前文件损坏系统也能自动落入备份文件。SD 卡还有个容易被忽略的坑兼容性。市面上的卡虽然 SD 标准统一但不同厂商对时序底线、初始化流程、命令响应事件的处理仍然有差异。量产时一定要做卡片兼容性矩阵测试把主流品牌的卡都插上去跑一遍用同一个固件完成块读写、掉电、反复挂载的测试。我甚至有同事在产品发布前把测试脚本跑在 30 种不同的卡上这在现场能少收一半售后工单。存储介质EEPROMNOR FlashSD 卡容量量级KB 级别1~64MB数百 MB 以上写入粒度字节级按页编程/按扇区擦除扇区/块级擦写寿命100 万次级别10 万次级别千到数万次取决于卡典型接口I2CSPI/QSPISDIO/SPI掉电一致性优秀原子写周期需要先擦后写的中断处理弱FAT 易损坏核心用途运行参数、校准数据固件、FPGA 镜像、字库日志、趋势、批量数据3. STM32FPGA 分级存储架构设计3.1 FPGA 为什么也要掺和进存储这件事里很多做纯 STM32 方案的人会问FPGA 不是管高速逻辑的吗存储凭什么也要它参与这里得从一个现实场景出发。以我为某个伺服驱动控制器做的存储方案为例FPGA 负责编码器信号解码、相电流采集和 PWM 生成它内部的采样数据以几百 K 到几 MHz 的频率持续产生。这些原始数据如果全部经由 STM32 转发光中断和 DMA 的调度压力就够把主控吃透了。所以架构上的第一原则是FPGA 只负责产生数据和预处理不直接做复杂的文件系统操作而是把经过整理的数据块通过某种高速通道交给 STM32 或直接给存储控制器。这套方案里我让 FPGA 把编码器原始数据和波形片段先写入一片 SRAM 或 FIFO 缓存区攒够一包之后通过并行总线或 SPI DMA 发送给 STM32再由 STM32 决定是存卡还是存 Flash。这样既发挥了 FPGA 高速采集的硬件优势又把哪个数据去哪个介质这种策略问题集中到了 STM32 一个点上维护逻辑特别清爽。反过来FPGA 的配置流如果每次都靠上位机写 SPI上电时序就没法保证。我在板级设计里把 FPGA 的镜像也放进了 NOR Flash 的独立分区上电时 STM32 通过 SPI 把 bitstream 完整加载到 FPGA加载完成后释放配置引脚并等待握手。这个过程中 NOR Flash 的随机读能力和 FPGA 的流式加载能力天然契合完全不用把数据读到 RAM 再慢慢推直接把读取和配置拼接成一个流水线。3.2 总线与信号划分谁管数据流谁管控制流存储系统的总线划分直接决定调试效率和数据流的畅通性。我的方案在总线层做了明确的职责分工EEPROM 和 NOR Flash 挂在 STM32 的 I2C1 与 SPI2 上SD 卡挂在 SDIO 1 上FPGA 则通过一个专用的并行总线一次 16 位片选加读写脉冲和 STM32 的 FSMC 接口对接。这里需要提一个经验点不要把 SD 卡和 NOR Flash 挂在同一个 SPI 总线上因为两者都是有大量 DMA 传输的块设备一块数据传送期间总线被占住另一块就得干等遇到时序敏感的写入操作很容易超时。信号划分上每个存储器件都有自己独立的片选信号尽量用 GPIO 输出而不是挂在同一个译码器后面。因为现场总会出现我需要单独重置某一个器件的片选状态的情况用独立 GPIO 调试起来最直观。数据线和时钟线建议按不同的阻抗分组走线避免信号串扰尤其是 SDIO 的四条数据线在高速模式下必须做到等长和阻抗连续。我踩过的一个坑是 SDIO 数据线在 PCB 上绕行太长时钟跑到 48MHz 以上时读数据开始随机出错后来通过收短线长和串接 22Ω 电阻才稳定下来。还有一个必须提前设计的是电源域和掉电监测。EEPROM 这种小容量器件直接挂在 3.3V 主电源域没问题NOR Flash 如果是大容量16MB并且频繁进行擦写瞬时电流可以到几十毫安要给它加一个低阻抗的电源路径必要时并联 10μF 陶瓷电容。SD 卡在高负载写入时电流尖峰更明显尤其是一些质量不是太好的卡瞬间大电流甚至会把 MCU 的 ADC 参考电压拉下去所以 SD 卡电源用单独的 LDO 或 DCDC 供电是最优解。3.3 掉电保护策略最关键的一环工业控制器存储方案的灵魂其实是掉电保护因为设备永远不知道下一秒会不会被分闸。我的设计里有一套三级掉电保护流程这套流程反复打磨过现在很稳定。第一级是电源监测。STM32 和 FPGA 共同监测一个精确的输入电压阈值点一旦电压跌落到我设定的阈值比如主电源 24V 跌到 18V立刻进入紧急模式。此时 CPU 停止所有非关键任务仅保留必要的外设。第二级是储能缓冲。在电源输入端放一个足够大的储能电容组快速充放电的电解电容 钽电容混合保证从检测到掉电到系统安全关闭还有一个 5~10ms 的窗口期。这个窗口期足够把关键的运行参数按需要保存的紧急队列写入 EEPROM或者把最后一段日志 flush 到 SD 卡。这个窗口期计算方式是C × ΔU / I 必须大于目标延时的电荷需求比如 200μF 电容从 24V 跌到 18V 能提供的能量足以让一个 100mA 的系统维持约 12ms。第三级是逻辑预案。在掉电的情况下不写 SD 卡的大文件避免文件系统损坏只在 EEPROM 里记录掉电发生标志和掉电时刻并在下次上电时根据这个标志决定是否做 SD 卡一致性恢复。这套逻辑的顺序性代码里是用一个中断服务函数 一个状态机保证的任何一步没完成都会把状态停留在掉电序列上不会进入假死。4. 实操实现三种介质的驱动要点与踩坑记录4.1 EEPROM 的 I2C 读写细节与页内写保护EEPROM 的读写框架本身并不难难的是细节。以 AT24C256 为例一个重要的参数是页大小常见 32 字节。I2C 支持一次写多个字节但连续写不能跨页否则数据会回卷到本页开头覆盖掉已经写入的数据。这是最容易踩的坑。我写过一个通用接口把待写数据长度和当前页剩余空间做比较如果剩余空间不足就分成多次写操作每次写满一页再等待写周期结束。代码骨架大致如下uint8_t EEPROM_WritePage(uint16_t addr, uint8_t *buf, uint16_t len) { // 检查地址越界 if (addr len EEPROM_SIZE) return FAIL; // 先处理页对齐部分 while (len 0) { uint16_t pageSize 32 - (addr % 32); // 本页剩余空间 uint16_t chunk (len pageSize) ? pageSize : len; // 发起 I2C 写操作chunk 32 HAL_I2C_Mem_Write(hi2c1, EEPROM_ADDR, addr, I2C_MEMADD_SIZE_16BIT, buf, chunk, timeout); // 等待写周期结束轮询 ACK 直到器件不再回应 NACK while (HAL_I2C_IsDeviceReady(hi2c1, EEPROM_ADDR, 10, 50) ! HAL_OK); addr chunk; buf chunk; len - chunk; } return OK; }写周期等待那一步网上很多代码直接延时 5ms。实际项目里如果频繁写 EEPROM比如保存参数时一次写 25 个字段5ms 乘 25 就是 125ms用户感知非常明显。更好的做法是使用 ACK 轮询在写周期结束后我发送一个虚拟的读地址指令如果器件回应 ACK说明写周期完成如果回应 NACK说明还在内部擦写继续轮询。这样可以减少不必要的延时。另一个细节是读操作时的幽灵读问题。I2C 从机地址最高位决定是读还是写AT24C256 的 7 位地址是 0x50 到 0x57由 A0~A2 引脚决定最后一位是 R/W 标志。很多新手犯的错是直接写一个 8 位地址字节把读写标志混进去。正确做法是在 HAL 库的HAL_I2C_Mem_Read里传入 7 位地址和 16 位寄存器地址库函数会自动补 R/W 位。还有EEPROM 的上电时序很短但写入序列要求器件供电稳定在量产测试里我加过一道写入后回读校验逻辑确认 ADDR 和 DATA 都能准确回读确保没有把参数写进空气里。4.2 NOR Flash 的 SPI 编程、擦除与 A/B 分区升级NOR Flash 的驱动核心是掌握它的指令集。以 W25Q128 为例常用指令包括0x06 写使能、0x20 扇区擦除、0x02 页编程、0x03 读数据、0x05 读状态寄存器。所有写操作之前必须先发 0x06 使能 WEL 位写完再查询状态寄存器直到 BUSY 位清零。这个规矩不能破否则写指令会被硬件直接忽略。页编程的页通常是 256 字节。和 EEPROM 一样如果一次传输超过页边界会在这个页内回卷命中本页开头的空间覆盖原本数据。所以同样需要拆分写入。扇区擦除是 4KB块擦除是 64KB选择哪个粒度取决于要更新的数据规模。升级固件时如果只改一个固件分区因为固件镜像动辄几百 KB通常按 64KB 块擦除更高效。升级这块我要重点说一下 A/B 分区和 magic 字设计。我的方案里NOR Flash 的地址布局大致如下0x000000 - 0x07FFFF A 分区主要固件512KB 0x080000 - 0x0FFFFF B 分区升级候选固件512KB 0x100000 - 0x13FFFF FPGA 镜像 A256KB 0x140000 - 0x17FFFF FPGA 镜像 B256KB 0x180000 - 0x1FFFFF 字库/表格/预留每个分区头部预留 32 字节存放分区描述符包含版本号、CRC32 校验和、镜像有效标志magic 字。每次启动时STM32 在 Bootloader 阶段扫描分区描述符优先选择有效标志且版本最新的分区然后把 NOR Flash 里的固件搬运到 SRAM 或外部 RAM 运行。这种双备份结构让升级变成先写 B成功后置位 magic再重启进 B任何一次掉电升级中断都不会让系统变成砖头。NOR Flash 的擦除时间很长扇区擦除典型值 45ms块擦除 150ms 以上在擦除期间必须确保芯片的 CS 始终拉低且时钟稳定。我在可靠性测试里故意在擦除期间的任意时刻拉掉电源结果部分扇区进入了只读半擦状态后续写进去的数据校验不过。最后的设计是三个分区互相备份遇到擦坏的分区直接放弃并使用另一个分区这让我对 NOR Flash 不那么提心吊胆了。另外注意FPGA 需要的配置文件比较特殊它要求整段流式加载。我在初始加载序列里对 NOR Flash 的读取做全速 DMA配合 STM32 的 SPI 主模式能在一秒内把 2MB 的 bitstream 全量灌给 FPGA比传统逐字节搬运快了近一个数量级。4.3 SD 卡的 SDIO 模式接入与 FatFs 文件系统集成SD 卡接入的主角是 STM32 的 SDIO 外设和 FatFs 中间件。先说硬件初始化。SDIO 外设配置成 4 位宽总线、48MHz 时钟并使用 DMA 搬运这比用 SPI 模式快得多。STM32CubeMX 生成的初始化代码里有个常见坑默认的时钟分频值是 2 分频在 48MHz 的 APB2 下实际 SDIO_CK 时钟是 24MHz而很多普通卡此时还稳定但高容量卡或者旧卡可能会出现通信失败。正确的策略是初始识别阶段使用低速时钟400kHz完成卡片识别并通过CMD6切换电压和总线宽度后再切到高速模式。这个两阶段速度切换是 STM32 跟 SD 卡稳定握手的基本功。我踩过最久的坑是SD 卡内部寄存器锁死。现象是卡片初始化成功后执行写操作返回超时重新插拔后又能恢复。查到最后是 FatFs 写入库文件时在断电或热插拔瞬间破坏了卡内部的状态寄存器。工业现场操作工常常不耐烦直接把卡从读卡器上拔下来所以这个问题其实比想象中频繁。解决办法分两层硬件上SD 卡座加一个锁卡开关系统用 GPIO 检测到开关打开时立刻禁止写操作软件上FatFs 每次写完文件后立即f_sync()不依赖系统最终卸载来保证数据落盘。FatFs 挂载失败的经典问题多半是文件系统类型不匹配。FatFs 默认支持 FAT12/16/32 和 exFAT需要打开宏_USE_EXFAT。如果你拿一张刚格式化 NTFS 的卡FatFs 直接返回FR_NO_FILESYSTEM。项目里的处理方式是上电尝试 FatFs 挂载三种常见类型如果全部失败就把卡重新格式化这其实是极其粗暴但有效的现场自愈手段。另外一张卡格式化后第一次挂载太慢多半是因为扇区对齐问题建议格式化为 4096 字节分配单元FAT 表位置和簇大小对 FatFs 都叫天然友好。SD 卡日志写入的另一个关键是缓冲和定时 flush。不要每产生一条日志就f_write打开文件一次这种操作极伤寿命和速度。我的方案是日志数据在 RAM 里攒到 4KB 左右一次性追加写入文件然后f_sync。这样写的频率降到足够低卡片的写入放大也最小化。日志文件使用当日日期.RUN这样的命名并在文件头写入起始时间戳。上位机或现场工程师拿到卡后直接从文件名和文件头就能快速定位时间段省去了大海捞针的烦恼。5. 常见问题排查与避坑速查表下面这张表是我这几年在工控项目里积累的典型问题集都是真金白银的现场事故换来的经验。如果你在调试过程中碰到类似症状可以按这个顺序排查大概率能少走弯路。现象可能原因排查步骤与解决思路EEPROM 写入后回读乱码跨页写入未拆分、地址位溢出、写周期等待不足检查写入函数是否按页拆分确认 16 位地址格式是否正确写周期改为 ACK 轮询而非固定延时EEPROM 有时写不进去器件地址被 A0~A2 拨码开关影响、I2C 总线上拉偏弱用示波器观察 SCL/SDA 信号确认从机地址是否和硬件拨码一致上拉电阻改为 4.7k 并测量总线电容NOR Flash 擦除后写入校验失败擦除扇区不完整、写使能未置位、SPI 时钟过快导致时序违例读状态寄存器确认 BUSY 位先发 0x06 再写降低 SPI 时钟到 10MHz 做交叉验证NOR Flash 启动时读取卡住芯片进入 Deep Power-down 模式或 QPI 模式未退出发送 0xAB 唤醒然后 0x66 0x99 切换回标准 SPI 模式确认 Bootloader 初始化时序正确SD 卡初始化失败或读到乱数据时钟初始过高、电压切换不匹配、部分卡只支持 SPI初始阶段切到 400kHz 低速识别检查命令 CMD8/ACMD41 响应用逻辑分析仪抓取命令序列比对 SD 规范掉电后文件损坏写入期间掉电、FAT 表未及时同步打开 FatFs 的_FS_MIN_AMT和f_sync采用双日志文件轮换增加电源监测在掉电前执行同步不同品牌 SD 卡兼容性差各厂商对命令响应时序容忍度不同建立兼容性测试矩阵覆盖主流品牌必要时放宽命令超时时间避免严格 1s 超时误杀慢卡混合挂载多个存储设备时系统卡顿多个 DMA 通道争抢总线、中断优先级冲突对 DMA 和中断设置合理优先级日志写入用低优先级 DMA 或定时任务避免两个块设备同时启动传输关于 I2C 总线还有一个容易被忽略的现场问题总线上的从设备如果供电异常会把 SCL/SDA 拉死导致整条总线上所有设备都失踪。排查方法是逐个断开从设备电源用示波器看总线释放情况。遇到这种问题我会在硬件设计上给 EEPROM 加一个与主控一致的上电时序并在软件初始化时做一次总线恢复序列比如发送 9 个时钟脉冲释放总线很多莫名其妙的 EEPROM 丢失问题其实就这么化解的。另外SD 卡在写入时如果系统刚好发生看门狗复位复位后的代码如果立刻访问 SD 卡会再次触发故障形成循环。我的建议是看门狗复位后让系统进入一段存储冷却期先做 50ms 的电源稳定等待再尝试挂载文件系统。这一招在现场特别有效因为很多复位是电源瞬间跌落引起的马上干活反而又撞上不稳定的电源窗口。6. 最后的体会和几个容易忽略的小习惯这套 STM32FPGA 分级存储方案做下来最深的感受是存储设计不只是找个芯片焊上去更是对设备全生命周期的一次预判。我见过太多项目把存储方案定得很随意然后靠售后工程师在野外用热风枪换芯片来补课。提前把数据类型分清楚把介质性格摸透很多问题在设计阶段就被拦住了。几个小习惯我再啰嗦一遍。第一所有参数写入 EEPROM 前先备份当前值写入完成后回读对比不一致就把备份写回去这能让参数丢失事故不太可能静默发生。第二NOR Flash 的每个分区描述符里一定要有 CRC 和 magic 字别舍不得那几十字节空间启动时哪怕只多花 0.1 秒的校验换来的都是升级安全性。第三SD 卡日志文件名里带日期和序号并给每个文件写一个 32 字节的文件头后期做现场溯源能省无数功夫。最后一个提醒量产前把你打算支持的存储器件列表固化写入固件版本号里现场如果换了不同批次介质至少能快速定位是兼容性差异而不是程序 bug。如果后面继续做这个系列我打算专门聊 FPGA 直接驱动存储器的场景比如数据采集密度太高时让 FPGA 绕过 STM32 直接对 NOR Flash 做突发写入或者用 FPGA 的并行接口搞定高速 SD 卡协议。总之存储这条线里能挖的东西还很多先把这三个介质玩明白博文里写的每一行你都能在板子上跑起来验证一遍那这套方案就算学到手了。