AI芯片竞争升级：从堆算力到系统工程的全栈优化

1. 峰会现场最值得关注的三个信号这届上海AI芯片峰会我一共泡在现场三天听了几十场分享跟一线的架构师、流片团队、封装供应商甚至几位投资人聊了一圈。先给没来现场的朋友剧透一个核心判断AI芯片的叙事已经从谁能训出更大的模型转向谁能把计算成本真正打下来。过去一年大家讨论的是H100、MI300这类旗舰卡的参数对比今年峰会上所有人都在聊单位算力成本、互联带宽、存储墙和功耗墙。第一个信号是推理侧占比急剧上升。训练芯片的热度仍然在但峰会现场关于推理优化的技术分享数量翻了一倍还多。原因是产业界已经意识到大模型真正要铺开落地推理成本不砍下来就是死路一条。一张训练卡几万美金超大规模推理集群要是照搬训练方案运营方撑不过一个季度。这种转向直接改变了芯片设计的目标函数过去堆FLOPS就行现在要在面积、带宽、功耗三者之间抠平衡。第二个信号是小芯片和先进封装的地位前所未有的重要。好几家做GPU、NPU的厂商都把多Die拼接、统一的缓存一致性方案当作核心卖点来讲。延展到峰会现场最直观的体现就是各家在讲算力指标时不再只给一个芯片的裸算力而是给整机柜有效算力集群可用带宽这类系统级指标。这说明行业已经默认单Die缩放的红利期在收窄接下来的性能增长要靠系统创新来填。第三个信号是互联技术成了兵家必争之地。以太网、定制协议、光互连三种方案在峰会上都有拥趸吵得挺热闹。大家在用很直白的话说算力卡只是棋盘上的棋子真正决定一盘棋输赢的是棋子之间能不能高速协同。这个信号对做系统集成和数据中心的人特别重要意味着未来选型时只盯着单卡参数会吃大亏必须把互联拓扑和软件生态一起纳入评估。2. 通用与专用之辩AI芯片设计的核心战场2.1 GPU仍然能打但通用开始显得笨重峰会上关于GPU的讨论依然热烈但风向跟两年前明显不同。两年前提到GPU默认是AI计算的黄金标准灵活性无敌生态壁垒深厚。这届峰会上好几个做系统的人当众算了一笔账GPU的通用性覆盖了大量图形计算和科学计算的逻辑这些逻辑在纯神经网络推理里根本用不上白白浪费了晶体管面积和功耗预算。一位做推理加速的架构师在现场说得特别直白我们做推理服务的过程中有一半的算力是花在Transformer解码时的KV Cache、张量搬运和数据格式转换上这些工作在GPU上跑只能走通用计算流程但是专用NPU可以用硬逻辑管线两三个周期就完成。这种观点代表了一批务实派的想法他们不想推翻GPU而是想在特定垂直场景里用专用电路把效率抠出来。但GPU阵营的回应也很扎实生态就是护城河。CUDA及其周边工具链积累了几十年的算子库和并行计算模式短时间内任何专用芯片都没法完全替代。峰会上的共识倾向于一种折中路线GPU继续用于训练和复杂任务编排专用推理芯片在规模化推理场景里逐步渗透。谁能在软硬件协同上做到位谁就能在中间地带吃到最大一块蛋糕。2.2 NPU的赌注结构越专效率越高NPU方向的演讲几乎场场爆满大家对专用这件事的好奇心已经到了顶峰。峰会上的NPU方案大致分成两类一类是做纯推理的把Transformer结构里的算子跟硬逻辑绑死算力高、功耗低代价是灵活性弱模型结构一变化就有部分算子要软件模拟性能会打折。另一类是可重构的脉动阵列加SIMD组合在保留一定灵活度的同时用数据流驱动的方式榨取效率。我比较关注一家做可重构NPU的厂商他们在会上拿一组数字做了对比同样跑一个大模型混合精度推理他们的芯片能效比同期旗舰GPU在相同任务上高出一倍半但代价是软件开发工具链还不成熟适配一个新模型需要人工调优大概两周。这其实就是专用芯片的典型情况硬件参数漂亮TCO算下来也诱人但工程团队能不能驾驭得了工具链是一个相当现实的筛选条件。峰会上有一句话我印象很深AI芯片的专用和通用不是对错之分而是取舍之分。如果AI算法还在快速演进那么投资太多专用电路就是在赌单一路径如果已经在某个场景中看到了稳定的计算模式那么专用化就能把边际成本降到极致。坦白讲目前这两边的赌注都还没完全揭晓。2.3 数据流架构重新被审视过去大家聊AI芯片架构主要讨论算力单元也就是MAC阵列或者Tensor Core的规模和频率。但这次峰会上数据流架构的讨论频率非常高。什么叫数据流架构简单说就是计算过程中数据从存储单元流向计算单元的方式决定了效率上限。AI计算里最普遍的两个特点是数据复用率高和访存连续性强。一个典型的例子是卷积计算它的权重和输入特征图具备很高的空间复用性如果芯片内部采用行静态数据流方式让数据在PIM阵列里像流水线一样流动就能省掉大量重复搬运。而Transformer的注意力计算模式完全不同它更多是对矩阵做行内压缩和行间交互这种情况下脉动阵列的优势变得不明显反而需要更多片内片上缓存随机访问。于是峰会上出现了很有意思的场面好几个团队展示的最新芯片里计算单元不再是一个大而统一的阵列而是切成多个异构的Tile组每个Tile组针对不同的数据流模式做微架构设计再用片上的NoC把Tile们串起来。这种设计增加了流片复杂度但能适配更多样化的算法结构。3. 性能增长面前的三道硬约束功耗、内存、互联3.1 功耗墙从PPT参数到散热现实聊AI芯片性能指标好看很容易但放到真实的数据中心里功耗墙是第一个打脸的东西。峰会现场有不止一位系统工程师算过一笔账一个大型AI训练集群每年GPU升级一代算力确实涨了但系统总功耗也跟着涨了百分之三四十带来的散热改造成本让很多机房叫苦不迭。峰会上一家做液冷方案的厂商公布了一组实测数据让我印象特别深刻同样一组训练任务风冷机柜搭配功耗350W的GPU需要把风扇转速拉到全速进风温度一超过30度就触发降频。改成冷板液冷之后相同芯片可以稳定跑在更高功耗挡位性能释放提升了差不多17%。这就是为什么峰会上芯片厂商的人也不再只念性能数字开始大方讲热设计功耗和散热协同设计。我自己判断未来AI芯片设计的角力点之一会是怎么在功耗预算内塞进更多算力。一个趋势是动态电压频率调整也就是让芯片根据当前任务负载自适应调节运行频率在非峰值时刻自动降频省电。另一个趋势是更激进的低电压电路设计有团队在分享中谈到在实验室里把核心电压降到0.5V以下靠着纠错机制挽回一部分由电压降低带来的时序错误。3.2 内存墙和存储墙带宽决定真实算力如果功耗是明面上的约束内存带宽就是暗处的瓶颈。峰会一个技术论坛上有人给了一个很扎心的数据过去五年AI芯片的算力增长速度大概是每年1.6倍而HBM内存带宽的年增速只有大约1.2倍差距累加起来导致很多芯片的峰值算力根本跑不满。用大白话说计算引擎等着数据喂饭结果数据端来不及上菜。峰会现场对存储墙的解决方案主要围绕三块做文章。第一块是把HBM的堆叠层数和接口位宽继续做上去这部分取决于存储颗粒厂商的进展。第二块是加大芯片内部的SRAM容量台积电和三星在SRAM密度上其实也在内卷但片上SRAM面积太贵不可能无限扩。第三块就是近存计算把计算逻辑直接做进存储颗粒里在存储旁边就把数据处理掉一部分。现场有人对CXL方案的市场前景很乐观。CXL作为连接CPU、GPU和内存池的标准化互联方案有可能打破传统PCIe带宽带来的内存扩展限制。有一个做基础设施的嘉宾分享了一个观点我很认同计算本身的极致优化总是有天花板真正的突破可能在于把存储从芯片旁边搬到系统之网里用软件来管理一张大而分层的内存网。3.3 互联的最后一公里问题单芯片再强单独工作也支撑不了大模型训练。峰会这几天关于互联的争论几乎每场都有。传统观点觉得InfiniBand在超大规模集群中的低延迟和高稳定性依然不可替代另一派人则搬出RoCE以太网方案强调成本只有IB的五六成而且新一代RoCE在拥塞控制上的改进已经缩窄了差距。更有意思的是光互连的话题。台上一位嘉宾在讲未来集群拓扑时直接推演了一个完全用光交换构建的胖树网络GPU节点之间不再有电信号长距离传输的损耗和延迟问题。复旦大学的一位研究者还展示了片间光互连的实验数据说在短距离场景下光互连的能效比已经优于高速SerDes。虽然这类方案短期还不会进入量产集群但技术方向已经很明确。给没到场的朋友一个结论互联技术的评价不能只看带宽参数更要看它的软件生态和可运维性。InfiniBand确实快但运维复杂度是出了名的RoCE便宜但调拥塞控制参数要花不少心思。未来的趋势大概率是多种方案混合部署核心训练集群用高带宽低延迟网络推理集群则用性价比更高的以太网方案。4. 从产品看趋势峰会上的几类代表性AI芯片4.1 旗舰训练芯片堆料与规模之争展厅里的旗舰训练芯片依然是全场焦点。几家头部厂商的产品路线图在这里对上了味普遍都是功耗突破千W、HBM容量翻倍、片内互联带宽达到每秒数TB的规格升级节奏。有个细节是旗舰芯片的内存容量已经成了重要卖点。因为大模型训练的KV Cache和embedding表非常吃内存显存不够就只能做复杂的流水线并行和重计算通信开销呈指数级增长。所以各家都不约而同把HBM容量往上推从96GB到144GB、再到192GB目标就是尽量减少跨节点通信。展厅里还有一批专供推理场景的旗舰加速卡与训练卡相比它们砍掉了不少通用计算模块把省下来的面积换成更大的SRAM和更宽的存储接口。实测推理延迟和吞吐表现相当亮眼但有一点要注意这些卡的工具链往往绑定特定模型结构一旦模型更新换代性能曲线会明显回落。4.2 边缘与端侧AI芯片低功耗才是王道这次峰会上边缘AI芯片的存在感明显比前几年强。原因也简单大模型要落地到手机、摄像头、机器人和智能座舱里光靠云上算力根本撑不住隐私、延迟和带宽要求端侧推理的必要性已经成了共识。这类芯片的设计逻辑跟数据中心卡完全不同核心指标是每瓦性能也就是在几瓦甚至不到一瓦的功耗预算里跑出尽可能多的推理帧数。峰会上有一家做边缘NPU的厂商展示了一组对比在极端条件下他们的芯片跑一个中尺寸视觉模型整卡功耗不到两瓦帧率能做到和上一代十五瓦产品相同水平。另外一个被反复提及的新方向是端侧大模型。技术挑战在于模型参数动辄几十亿而端侧内存和带宽都非常有限。解决思路是量化加剪枝加分层部署把一部分计算留给云端一部分放在终端本地。峰会现场有人演示了在手机芯片上跑通了压缩后的语言模型对话延迟虽然比云端高一点但胜在隐私不落云端。4.3 具身智能芯片下一块被盯上的蛋糕如果要挑一个本届峰会上最新的方向我会选具身智能芯片。宇树机器人、银河通用这类具身智能头部玩家的名字在峰会上被反复提起。具身智能对大模型的要求是实时感知加全局规划加底层运动控制这个链路的计算负载分布非常有趣既要有大算力做视觉语言融合又要有极低延迟的实时控制通道还要有高可靠性的安全冗余机制。传统GPU不太适合直接放到机器人本体上因为功耗和体积都不允许。专用移动机器人芯片目前还处在百花齐放阶段有的团队做视觉语言模型加速卡有的团队做端侧点云处理加速器有的团队做强化学习专用引擎。峰会上有人在交流时提到具身智能芯片的难点其实不在单点算力而在于异构协同和时间同步。整机控制器要把视觉、语音、力觉、运动规划的数据流很好地对齐这对芯片间的同步机制提出了比数据中心更苛刻的要求。以我在现场看到的项目阶段来判断具身智能芯片这个方向未来两三年会迎来一波大热。谁能在保持低功耗的同时把大模型推理和实时控制整合到同一个设备里谁就很有可能是下一个阶段的头部玩家。5. 产业链视角先进封装、晶圆供应与成本结构5.1 小芯片和先进封装性能增长的接力棒摩尔定律放缓这件事在AI芯片行业里已经不再是一个谈资而是真实的工程约束。峰会上直接谈晶体管微缩的声音明显少了取而代之的是围绕小芯片和先进封装的专场讨论大家开始接受一个现实单颗Die到不了的性能用多颗Die拼出来。多Die方案最大的问题是互连带宽。芯片之间的通信如果还要走传统PCB走线信号损耗和延迟会直接抵消掉并行计算带来的收益。也因此2.5D封装里的硅中介层几乎是所有高性能AI芯片的标配用硅片上精细的金属走线把多颗Die连起来带宽可以比传统基板高出一个数量级。峰会上一个做封装的专家提了一个很生动的类比说2.5D封装像把多个小房子建在同一个钢筋混凝土底座上优点是可以让房子里的人直接互通不用下楼再上楼而3D封装则是修一栋楼每层的功能模块垂直叠起来层间用极其密集的通路连接。目前AI芯片主流还在2.5D阶段3D堆叠更多用于存储和缓存的集成。5.2 供应紧张与产能保障展会的底层情绪里有一个所有人都心知肚明但又不挂在嘴边的话题就是制造产能的紧张。从晶圆到先进封装环节各家都在想尽办法锁定产能。台积电CoWoS封装产能一直处于紧缺状态峰会上有好几家做适配卡板的厂商都在公开抱怨交期排到了大半年以后。这个问题的本质是AI芯片需求量暴增而高端封装产能的增长速度远跟不上。我了解到的信息是中部地区的先进封装工厂也在陆续扩产但设备交期、良率爬坡都需要时间短期内供不应求的格局还会继续。对系统集成商来说这意味着做产品规划时不能只盯芯片本身的交期还必须把封装和基板的交付周期一并考虑进去。有人已经在提前锁产能、备安全库存这个策略我个人觉得非常务实。国产供应链的进步也是峰会上一个绕不开的话题。尽管在最高端工艺节点上跟业界最先进水平还有距离但成熟制程加上先进封装的组合拳已经能够在相当一部分AI推理芯片上拿出有竞争力的方案。很多国产AI芯片公司把重心放在28nm及以上节点通过架构优化和封装技术创新来弥补制程代差这个路线被验证下来确实走得通。5.3 从芯片到系统的成本转嫁峰会上有一场讨论对最终采购方会特别有启发主题是AI芯片的真实成本结构。大部分用户习惯只看芯片采购单价但实际做数据中心的老板们更在乎的是系统TCO也就是包括服务器整机、网络设备、制冷、软件许可、运维人力在内的总拥有成本。一个常见的误区是单价便宜30%的芯片放在系统层面看未必划算。因为如果它需要更多节点才能达到同样的集群算力整机的采购成本和功耗开销反倒可能更高。峰会上有分析师给了一个推算模型以千卡集群为基准把芯片价、功耗、机柜空间、散热、网络带宽五个变量拉平做了对比结论是便宜卡在TCO账本上经常输给贵卡。再加上软件生态的考量就更复杂了。一个芯片如果生态成熟开发运维团队上手快、适配模型的时间短隐性成本就低。另一个芯片就算硬件参数漂亮但调试工具链不顺手一个算子在移植上卡一周人力成本就吞掉了硬件的性价比优势。所以我的建议是预算有限的朋友在选型时一定要把软件栈成熟度和团队学习成本放进TCO模型里一起看。6. 现场高频出现的五个技术细节值得细细琢磨6.1 混合精度的真正价值展台工作人员被问最多的问题里有一个一定是你们支持哪些精度格式。表面上看这是一个参数但现场聊下来发现很多用户对混合精度的理解停留在FP16比FP32快这个层面。真正高效的混合精度策略远不是这么简单它是把模型里不同层、不同张量的计算精度做动态分配。比如注意力矩阵里的计算对精度极其敏感需要保留较高精度而FFN结构中很多矩阵乘法的宽容度很高可以大胆用BF16甚至INT8来算。芯片要支持这种策略硬件阵列加法器里的精度不是固定不变的而是可以按指令动态切换。峰会上有几家芯片厂商现场演示了动态精度切换的流水线效果实测在图像生成任务里能有约一倍左右的推理性能提升而精度损失几乎感知不到。6.2 KV Cache压缩是推理芯片的隐形战场大模型推理生成长序列时KV Cache的内存占用会随着序列长度线性增长直接挤占芯片的存储带宽。这届峰会上的很多推理优化演讲一半以上的时间花在处理KV Cache上。解决的思路主要分两类一类是工程上的包括用更聪明的量化压缩KV Cache减少cache占用另一类是算法与硬件协同的设计专用数据结构来让缓存访问更贴合硬件带宽边界。有趣的是好几家做推理芯片的公司都在芯片内部专门加了一条KV Cache加速路径把它从常规计算流程中取出来做独立带宽分配。虽然芯片间实现方式各不相同但大家的思路趋同充分说明在大模型推理场景里KV Cache的访存效率已经同算力效率同等重要。6.3 异构计算的调度复杂度真正的AI集群很少是单一芯片构成的通常是GPU、NPU、CPU、DPU混布。异构芯片协同工作时的调度问题是峰会技术讨论区的一个隐形热点。现场聊到的挑战主要有三个层面。第一个是算子级别的异构切分也就是同一个计算图里的不同算子跑在不同类型芯片上最大化整体资源利用率。第二个是跨芯片的数据同步问题异构芯片间的通信协议不统一光是把张量从一个芯片搬到另一个芯片就可能吃掉几十微秒延迟。第三个是故障恢复机制异构环境里一个卡宕机后任务迁移的复杂度比同构环境高很多。有个做调度平台的嘉宾开玩笑说现在业内最缺的不是芯片架构师而是能把异构算力调度到出神入化的系统软件工程师。这句话虽然有些夸张但确实反映了当前AI计算的真实痛点。6.4 开放生态与闭源之争峰会论坛上有一次非常精彩的观点碰撞关于AI芯片的生态模式。一派主张芯片应该开放指令集和底层编程接口通过社区力量不断丰富软件栈代表是RISC-V团队和部分国产芯片厂商另一派强调封闭生态能更好地控制和优化系统性能代表作当然是英伟达及其CUDA体系。这两种思路各有适用的场景。在数据中心和数据中心的确定性应用场景里封闭生态的性能优势和工程可控性确实明显但在多样化的终端和垂直行业场景里开放生态的适应性和可裁剪性更有吸引力。我的判断是短期之内两者会长期共存并且在某些层面积累出一种混合生态比如芯片厂商公开硬件抽象层但把核心编译优化保留在内部。6.5 模型结构变化反过来影响芯片设计最后一组值得记录的细节是芯片设计者开始把Transformer之外的模型结构纳入考量。过去AI芯片差不多是Transformer专用芯片的代名词但这届峰会上已经有人在讨论Mamba、RWKV以及各类SSM模型对芯片访存模式的影响。原因是这些新结构在数学表达上的复杂度略降但对内核计算的复用性要求更高对序列维度的并行化也更敏感。有架构师在分享中提到他们在下一代芯片的阵列设计里增加了对选择性扫描算子的直接硬件支持目的就是在SSM模型开始规模落地时抢占先机。这种模型结构→芯片架构的反向反馈关系正在变得越来越明显。芯片不再是一个被动执行的平台而是要与模型迭代一起协同进化。7. 给从业者的一份AI芯片选型与落地建议7.1 首先要明确你的场景是训练为主还是推理为主这个最简单的判断事实上决定了后面所有的选择路径。训练场景要的是大显存、高带宽、强大的集合通信能力因此围绕英伟达的集群方案在生态上仍然最具优势推理场景则更适合按需挑选性价比更高的专用芯片。如果是互联网公司的推荐系统、广告系统这类高吞吐低延迟场景我觉得优先考察推理芯片的每瓦性能指标外加这套芯片对网络模型结构的适配程度。如果是科研或算法团队要频繁实验新模型那么灵活性是第一位的最好选择编程模型完善、社区资料丰富的芯片系列。这里有个实操建议把计划未来6个月要跑的模型清单拉出来逐一确认目标芯片的算子兼容程度。我见过好几个团队买回硬件以后发现模型里一个自定义算子无法高效跑在专用芯片上被迫绕道CPU兜底性能大打折扣。这个坑要是能提前规避比事后换卡省太多成本。7.2 不要只盯峰值性能多问IMW、DFP、实际功耗来峰会之前很多观众可能习惯刷芯片规格表看到TFLOPS高就觉得厉害。但从这次现场的信息来看真正的行家更会关注一组更细致更实际的参数。第一个是IMW即百万瓦特算力效能衡量的是芯片在每兆瓦功耗下能释放的有效算力这比单纯峰值FLOPS有意义得多。第二个是DFP即可持续动态频率考量芯片在真实散热条件下能稳定运行的频率水平这比纸面最高频率实在得多。第三个是有效带宽利用率即实际运行时存储带宽被充分利用的比例这需要结合测试工具实测。峰会现场有一个例子很能说明问题两款标称算力完全相同的AI加速卡在实际模型推理测试中一个能跑到标称帧率的九成另一个只能跑到六成。原因是后者在真实负载下的频率下降严重内存带宽分配也不太合理。所以大家选型时一定不要只看纸面参数尽量拿到真实模型和真实负载来跑一轮基准测试。拿不到真金白银的测试数据任何好看的数字都要打个问号。7.3 软件生态是隐形天花板在这个环节我要多说几句因为软件生态对AI芯片落地的决定性作用经常被低估尤其在项目推进的中后期会集中爆发问题。硬件再强如果编译器不支持某些算子或者底层算子库性能没有调优整颗芯片的算力利用率会迅速拉胯。所以我的建议是评估芯片的时候除了看硬件参数文档还要认真过一遍它的软件栈包括编译器工具链、算子库覆盖度、模型导出方式、分布式训练支持程度、调试profiling工具。有条件的话让团队的工程师直接上手写一个真实的小模型做全流程试跑对软件成熟度的感受会非常直接。当然还有开源生态的因素。比如有些大厂推出开源了开发框架和算子集合允许社区贡献插件这类生态往往对长期演进更有利。反过来如果一套软件栈完全闭源、文档又不可靠那么就算芯片初始性能再亮眼后续的适配成本也会拖住整个项目的节奏。7.4 算好系统级TCO而不是单芯片价格前面我在成本结构部分已经提到过TCO的思路这里再补充一套可操作的决策清单。买AI芯片不应该只看采购单价而要把下面五个维度全部纳入预算模型。第一是功耗成本按机器的预期寿命和当地电价折算成总电费第二是散热改造成本如果现有IDC机房不支持高功率机柜冷板或浸没液冷都要额外投入第三是网络设备成本超大规模AI集群依赖高带宽内部互连这部分的单价不输芯片本身第四是软件人力成本评估团队掌握技术栈所需的时间折算成薪酬第五是模型迭代成本也就是未来一年模型更新后硬件是否依然兼容高效。把所有维度拉通算完之后很多看似性价比高的方案其实会现出原形。我见过某公司采购了一款便宜的加速卡硬件成本省下30%但因为不支持高效稀疏化处理模型迭代后性能骤降不得不临时租用云端GPU补算力最终总成本反而超出原本预算。这种案例在行业内并不罕见建议各位读者引以为戒。8. 我在现场最真实的感觉AI芯片正在变成系统工程逛完这次峰会最大的感触不是哪家芯片的性能参数又刷新了而是一种共识层面的变化AI芯片的竞争已经从单纯的硬件军备竞赛演进成了涵盖制造、封装、互联、软件、系统、运维的全栈竞争。单纯堆算力的时代正在过去。先进封装能力、存储带宽、互联软硬协同、编译器和算子的成熟度构成了新的多维度角力场。谁能在这些维度上实现最优平衡谁就能在大模型落地的大周期里吃到最多的红利。另一个让我印象深刻的点是需求侧的成熟度也在明显提高。来参会的工程师和决策者们问的问题越来越专业不再简单问支持多少TOPS或速度是多少而是直接聊功耗预算下的有效算力、延迟分布、多卡扩展性、故障接管时间这些更贴近实际生产的问题。这种变化说明AI芯片行业正在走出尝鲜期进入规模化部署的工程优化期。对从业者来说这其实是个很好的信号需求更加明确技术路径逐渐收敛竞争焦点更加清晰可复用的工程经验也在快速沉淀。如果让我给没来现场的朋友一句话总结那就是AI芯片下一步的方向不是某个单一指标上的飞跃而是把计算、存储、互连、软件、系统放进同一个框架里去优化。盯住这个主线你在信息洪流里就不会走偏。未来这类峰会的价值还会继续增加因为技术迭代的速度并没有慢下来仍在加速。现场几个月前还很新的方案下次可能就已经有了更完整的量产版和更成熟的落地案例。希望大家明年也能亲自来感受一下这种氛围带上你的真实业务场景跟芯片厂商们面对面聊一聊。你会发现技术路线上那些让你犹豫的选择在真实的交流中往往会得到更清晰的答案。