PSpice模型创建与宏模型建模：从.MODEL到行为级仿真

简介围绕 PSpice 模型创建主题的实践文档面向需要进行电路仿真的初学者与硬件工程师重点解决软件自带模型库参数不适用、新建元件缺少可用模型以及宏模型搭建思路不清等问题。文档从模型对仿真精度与速度的影响切入梳理直流、交流小信号、瞬态、噪声与温度等分析对模型的需求差异。压缩包内含 1 个 doc 文件大小约 1003KB以图文说明形式组织便于按章节查阅模型参数修改、模型创建与宏模型设计要点。已有 1149 人学习下载对入门学习和查漏补缺具有一定参考价值。内容覆盖模型编辑器参数调整、图形化建型、文本描述语言编辑、库文件分配与原理图符号调用并附二极管文本模型与芯片宏模型示例可帮助读者理解模型精度与仿真速度之间的关系掌握从参数设置到原理图调用的完整流程。1. 从一条 .MODEL 语句说起仿真器眼里的“元件”到底是什么很多人在 PSpice 里第一次点运行拿到的不是波形而是一行Unable to find definition of model。直觉上会怀疑连线画错了实际上原理图上那个二极管符号进了网表之后只剩下一句D1 N001 N002 0627仿真器根本不知道“二极管”是什么物理器件它只认0627这个名字背后的数学描述。PSpice 模型就是对电路元器件的数学描述是仿真分析能跑起来的前提条件模型的精度和速度直接决定结果准不准、跑得快不快。搞懂模型怎么被创建、被引用、怎么被简化成宏模型等于拿到了从“画图”跨到“算电路”的那道门的钥匙。2. 模型参数的分层为什么一个二极管要写八个参数2.1 直流区间IS、RS、BV、IBV 各管一段曲线一个实际二极管的正向伏安特性并不是一条干净的指数曲线它在低电流区受复合电流影响、在中电流区接近理想指数、在大电流区又被体电阻压弯。单条公式拟合不下来于是模型干脆把不同区间的行为拆给不同参数负责本质是一种分段拟合。IS是饱和电流它决定整条正向曲线在哪个电流量级“抬头”改动它是整体平移加缩放RS是串联体电阻只在大电流区起作用把曲线从指数形态往下压BV和IBV描述反向击穿前者是击穿电压后者是击穿点对应的电流两者一起把反向那条近乎垂直的墙定位出来ISR是复合电流饱和值专门修补低电流区的偏离。原文给出的示例模型正好把这几个参数都摆在一起* 0627 D model .MODEL 0627 D IS1.0000E-15 RS1.0000E-3 CJO1.0000E-12 M.3333 VJ.75 ISR100.00E-12 BV100 IBV100.00E-6 TT5.0000E-9这段文本的含义是定义一个名为0627、类型为D二极管的模型是续行符每一个参数占一行方便阅读。参数之间不是独立的IS调大之后整条曲线右移你很容易想再调RS把它压回来两条曲线肉眼看上去都“对上了”但背后的物理参数已经离器件手册十万八千里。这种假拟合是模型创建里最常见的坑之一。提示改参数之前先想清楚“我要动的是哪一段曲线”不要一上来就把所有参数一起扫。2.2 结电容与渡越时间直流对了瞬态为什么还是错CJO、VJ、M三个参数描述的是结电容随反偏电压的变化关系常见写法是Cj CJO * (1 - V/VJ)^(-M)。CJO是零偏结电容VJ是势垒电压M是梯度系数三者一起决定电容-电压曲线的形状。TT是渡越时间它决定二极管从正偏切换到反偏时的反向恢复过程也就是电荷“退场”要花多久。问题就出在这里很多人在模型编辑器里只盯着正向导通曲线调到满意一跑瞬态仿真上升沿快得离谱、开关损耗算出来偏小一大截。原因是CJO和TT默认值往往极小甚至为 0直流扫描根本看不出来只有瞬态才暴露。下面这段脚本把结电容曲线算出来可以直观看到参数对曲线形状的影响import numpy as np CJO, VJ, M 1.0e-12, 0.75, 0.3333 # 反偏电压从 -5V 扫到接近势垒电压 v np.linspace(-5.0, 0.5, 12) # 接近 VJ 时分母趋于 0做下限保护避免发散 cj CJO * np.power(np.clip(1.0 - v / VJ, 1e-6, None), -M) for vi, ci in zip(v, cj): print(f{vi:6.2f} V - {ci * 1e12:8.3f} pF)这段代码里np.clip的作用是防止1 - V/VJ变成 0 或负数导致幂运算爆炸。真实的 PSpice 二极管模型在接近VJ时会引入一个正向偏置系数把曲线线性化处理避免同样的发散问题这是数值实现上必须做的一步。跑出来的结果是反偏越大电容越小VJ越小曲线翘得越早M越大翘得越陡——手里有器件手册给的 C-V 曲线时就是靠调这三个数去贴。TT则完全不在直流和电容曲线里体现它只在瞬态中影响存储电荷的释放速度。经验上开关二极管的TT在几纳秒到几十纳秒量级整流管可以更小原文示例给的TT5.0000E-9就属于快恢复级别。判断自己有没有漏掉这一项最直接的办法是对比正偏到反偏切换时的电流波形有没有反向尖峰。2.3 温度与噪声被默认值掩盖的两组行为原文在开头就点明模型要覆盖直流模型、交流小信号模型、瞬态分析模型、噪声模型、温度模型。前三类参数在模型编辑器里一眼能看见后两类往往被忽略因为它们不改变常温下的静态曲线。温度相关的常见实现思路是IS随温度按指数规律变化RS也带温度系数此外还有一个参考温度TNOM决定“这条曲线是在多少度下标定的”。如果TNOM和环境温度设成一样温度扫描出来的曲线几乎是平的看起来一切正常一旦做 -40℃ 到 125℃ 的扫描才发现电流量级完全不对。噪声参数KF、AF是闪烁噪声系数只在噪声分析里出现默认值通常是 0也就是模型里压根没有 1/f 噪声成分这时候噪声仿真出来的曲线干净得不真实。处理方式很朴素从器件手册里把TNOM、XTI、EG这类温度参数抄进来手册没给的就在模型编辑器里按典型值填然后强制跑一遍温度扫描确认趋势。噪声同理先确认仿真配置里开了噪声分析、再确认模型里有KF/AF两个条件缺一个出来的都是假数据。3. 模型编辑器与文本网表图形界面背后其实在改什么3.1 两条入口曲线反解和模板套用进入模型编辑器的方式是执行安装目录下PSpice Accessories/Model Editor然后File/New弹出一个新建模型对话框。这个对话框里有三个关键选项决定了你接下来走的是哪条路。Use Device Characteristic Curves表示用硬件的典型曲线来描述模型——你手上有手册上的实测曲线把曲线上的点输进去编辑器反算参数。Use Templates表示套用软件自带的样本模型在已有模型基础上改参数。From Model用来选基础模型的类型比如二极管、双极晶体管、MOS 管。选完点 OK 进入编辑器主窗口界面大致分三块Reverse Leakage栏用来设置曲线上特定点的 X、Y 值曲线显示区实时画出电压电流的典型特性Parameters栏用来编辑具体参数范围。这里有个容易被忽略的设计意图曲线区域不是“示意图”它是根据当前参数实时重算出来的。你每改一个参数编辑器就重新跑一遍模型方程再重绘所以你看到的曲线永远对应当前这组数值。这个反馈循环很好用但也很容易让人误以为“曲线对上了模型就是对的”2.1 节说的假拟合就是这么来的。3.2 从 .lib 到 .olb符号和模型是两件不同的东西参数调完之后保存得到的文件后缀是.lib里面装的是数学描述。但原理图里画的那个三角形符号并不认识.lib它需要的是一个符号库文件。所以要接着执行File/Model Import Wizard (Capture)在Specify Library对话框里指定输入*.lib、输出*.olb向导会自动为模型分配 Capture 符号。这一步是整个流程里最容易翻车的地方因为符号和模型之间的唯一纽带是端口顺序。.olb里的符号引脚顺序必须和.lib里定义的端口顺序严格一致否则仿真能跑、不报错但节点接错了位置波形看起来像那么回事实际上全是错的。这是典型的黑匣子型故障——没有任何错误提示只有结果不对。回到原理图后把新建的*.olb库挂进工程就能调用这个元件了。此后想再改参数直接右击元件选Edit PSpice Model进模型编辑器调整即可这是日常迭代最快的路径。编辑器里还有一个Model Text栏显示的是模型的描述语言原文。这个区域只读不能直接改——这是有意的设计因为文本和参数栏是同一份数据的两视图允许双向编辑会带来同步冲突。想改文本就得走文本编辑那条路。3.3 文本侧手写 .MODEL 与那一行 132 字符的红线文本编辑是另一条完全等价的路径本质上就是手动写 2.1 节里那样的.MODEL语句。新建文本文件按语法把所有参数敲进去保存成*.lib再用模型编辑器把这个文件分配到*.olb符号库就可以调用了。这条路径的好处是快、可批量、可版本管理坏处是没有任何语法检查写错了只能等仿真报错。文本编辑有几条硬性规则必须记住。注释以*开头模型声明以.MODEL起始后面跟模型名和类型子电路以.SUBCKT起始、.ENDS结束参数声明用.PARAM函数声明用.FUNC。最容易被忽略的一条是每一行不得超过 132 个字符超了必须用续到下一行否则分析时会直接报错。* 一个手工书写的二极管模型注意每行长度 .MODEL 0627 D IS1.0000E-15 RS1.0000E-3 CJO1.0000E-12 M.3333 VJ.75 ISR100.00E-12 BV100 IBV100.00E-6 TT5.0000E-9必须出现在续行的行首前面不能有其它内容续行符和参数之间用空格分隔。一行里塞多个参数是允许的只要总长度不超限。这条规则看着琐碎但它存在的原因很实际网表解析器按固定长度缓冲区读行超长直接截断截断位置往往正好把一个参数切成两半于是你得到的是一个语法上合法、数值上莫名其妙的模型。4. 宏模型为什么晶体管级仿真撑不住要靠 LOGICEXP 和 PINDLY 顶上4.1 精度与规模的矛盾逼出了“端口等效”这条路集成度越来越高一颗芯片内部底层元件动辄成千上万。仿真器每算一个时间步都要解一次大规模矩阵晶体管级仿真的计算量和收敛难度会随节点数急剧上升实际工程里根本跑不动。宏模型的思路是放弃内部细节只保证端口上的输入输出特性在给定精度范围内一致。它可以是一组简化的等效电路、一组数学函数、或者一张数据表格。因为丢掉了内部拓扑矩阵维度骤降计算速度提升非常明显。原文把这条路分成几类电路简化宏模型、电路特性宏模型、表格特性宏模型、数学函数宏模型其中 PSpice 支持的是行为级宏模型、数学宏模型和表格宏模型。这三条路线的取舍其实很清楚行为级宏模型用逻辑表达式和延时规则描述数字器件的端口行为精度可控、可读性好数学宏模型直接写传递函数适合线性或弱非线性系统表格宏模型用实测数据点插值适合完全没有解析表达式的非线性端口。选错路线后面补参数会补得很痛苦。4.2 行为级宏模型的骨架从 .SUBCKT 到 .ENDS行为级宏模型也就是电路模拟行为建模ABM写法上是一段结构化的网表。原文用一颗四位同步加减计数器做了完整示范把它的框架精简之后长这样.SUBCKT 74AS168 CLK_I U/DBAR_I ENPBAR_I ENTBAR_I LOADBAR_I A_I B_I C_I D_I QA_O QB_O QC_O QD_O RCOBAR_O OPTIONAL: DPWR$G_DPWR DGND$D_DGND PARAMS: MNTYMXDLY0 IO_LEVEL0 UAS168LOG LOGICEXP(17,15) DPWR DGND CLK_I U/DBAR_I ENPBAR_I ENTBAR_I LOADBAR_I A_I B_I C_I D_I QA QB QC QD QABAR QBBAR QCBAR QDBAR CLK U/DBAR ENPBAR ENTBAR LOADBAR A B C D RCOBAR DA DB DC DD EN D0_GATE IO_AS00 IO_LEVEL{IO_LEVEL} LOGIC: UD { ~U/DBAR } LOAD { ~LOADBAR } EN { ~ENTBAR ~ENPBAR LOADBAR } IA4 { ~((QABAR U/DBAR) | (QA UD)) } DA { (A LOAD) | (EN ^ (LOADBAR QA)) } UDFF DFF(4) DPWR DGND $D_HI $D_HI CLK DA DB DC DD QA QB QC QD QABAR QBBAR QCBAR QDBAR D0_EFF IO_AS00 .ENDS逐层拆开看。.SUBCKT那一行声明子电路名74AS168后面紧跟端口名列表顺序就是外部符号引脚顺序这个顺序必须和.olb里符号的引脚编号完全对应。OPTIONAL:后面声明的是可选的电源和地节点带默认值调用时不给也能跑。PARAMS:声明的是可覆盖参数MNTYMXDLY控制用典型值、最小值还是最大值仿真IO_LEVEL控制接口电平模型。LOGICEXP是行为级建模的核心器件括号里的两个数字(17,15)分别是输入端口数和输出端口数。中间一串节点是它的引脚连接后面LOGIC:关键字引出一组布尔表达式。表达式的写法接近 Verilog~取反、与、|或、^异或{}里面是表达式体。这段逻辑描述的就是计数器内部次态和输出的组合关系把原来上百个门电路压缩成了几行式子。DFF是行为级 D 触发器括号里的4表示四位一组前面四个是数据输入、后面四个是输出、再后面是反相输出。用LOGICEXP算出次态、用DFF存住状态这就是一个时序器件宏模型的基本骨架。任何复杂的数字芯片都可以照这个模式拆成“组合逻辑 状态元件 延时约束”三部分。时序部分由PINDLY负责它把器件的传播延时、频率上限、脉宽限制、建立保持时间全都装在一个器件里UAS168DLY PINDLY (5,0,10) DPWR DGND RCOBAR QA QB QC QD CLK ENPBAR ENTBAR U/DBAR LOADBAR RCOBAR_O QA_O QB_O QC_O QD_O IO_AS00 MNTYMXDLY {MNTYMXDLY} IO_LEVEL {IO_LEVEL} PINDLY: QA_O QB_O QC_O QD_O { CASE( CLOCK TRN_LH, DELAY(1NS,-1,7NS), CLOCK TRN_HL, DELAY(2NS,-1,13NS), DELAY(2NS,-1,13NS) ) } FREQ: NODE CLK MAXFREQ 75MEG WIDTH: NODE CLK MIN_LOW 6.7NS MIN_HIGH 6.7NSDELAY(典型值, 最小值, 最大值)三个数分别对应MNTYMXDLY取 0、1、2 时用的延时写-1表示这一档没有数据、不做检查。CASE结构按条件分支给不同路径配不同延时上升沿和下降沿分开给这就是所谓的“路径相关延时”。FREQ段声明时钟节点和最高工作频率WIDTH段声明高低电平最小宽度SETUP_HOLD段声明数据相对时钟的建立保持要求——一旦违反仿真会给出警告而不是默默算错。这套机制的价值在于它把数据手册上那几页时序表格直接变成了可执行的检查规则设计改了之后时序违例立刻能看见。4.3 表格与数学宏模型把曲线和传递函数直接塞进网表非线性在模拟电路里无处不在有些端口的伏安特性甚至没有解析表达式只有一堆实测点。这时候表格宏模型最省事语法上就是一个TABLE器件Gtunnel node1 node2 TABLE {V(node1,node2)} (0,0) (0.01,2.153m) (0.02,2.973m) (0.03,4.567m) (0.04,5.155m)G是压控电流源TABLE {V(node1,node2)}表示用两个节点之间的电压作为查表自变量后面一串(电压, 电流)数据对就是插值节点。仿真时仿真器直接在这些点之间线性插值不需要求解任何非线性方程收敛性和速度都远好于原始器件。在原理图里对应的符号是TABLE设置属性时按元件符号下方标注的数据对形式填进去即可。手工一个个敲数据点很容易出错用脚本生成更稳妥points [(0.00, 0.000000), (0.01, 0.002153), (0.02, 0.002973), (0.03, 0.004567), (0.04, 0.005155)] # 把 (x, y) 列表拼成 PSpice 的 TABLE 数据对格式 body .join(f({x:.3f},{y:.6f}) for x, y in points) print(fGtunnel node1 node2 TABLE {{V(node1,node2)}} \n {body})数据点的疏密直接决定精度曲率大的地方要加密接近线性的地方可以放宽。插值区间之外PSpice 会按端点斜率外推所以数据范围要覆盖实际工作区间不然外推出来的值可能离谱得很。数学宏模型走的是另一条路直接写传递函数不关心内部怎么实现。典型的低通滤波器可以写成ELOWPASS OUT 0 LAPLACE {V(IN)} { 1 / (1 S*1.0m S*S*1.0e-6) }E是压控电压源LAPLACE关键字表示按拉普拉斯域表达式计算输出S就是复频率变量。分母是一个二阶多项式对应两个极点1.0m和1.0e-6这两个系数决定了截止频率和阻尼。这种写法的好处是参数有明确物理意义改一个系数就能看到频响整体移动坏处是它只描述线性系统一旦需要饱和、限幅这类非线性行为就得回到行为级或表格路线。原文最后提到的动态系统仿真本质上就是把abm.olb库里的这些宏模型当积木用ETABLE是表格宏模型、Elaplace是数学函数模型各子系统连起来之后调整参数跑时域仿真看输出波形再回头微调。整个系统的复杂度被拆散在各个子块的参数里改一处只影响一处这是宏模型真正的工程价值。5. 避坑模型建好了仿真却翻车问题通常出在哪5.1 五条踩坑记录第一条仿真跑通了波形却完全不讲道理。现象是输出一直是高电平或者输入明明反了输出也跟着反。原因基本锁定在.olb符号的引脚顺序和.lib里.SUBCKT的端口顺序对不上网表连出来的节点顺序错位但语法完全合法所以不报错。解决办法是打开.lib数一遍端口顺序再打开符号编辑器核对引脚编号两边逐个对齐。这类问题没有任何提示只能靠人肉比对血泪经验。第二条.MODEL明明写了却报Unable to find definition of model。现象是仿真直接中断报错指向某个元件。原因通常是模型名和元件属性里的模型名不一致多一个空格、大小写不同、或者.lib文件没有被正确 include 进工程都会触发。解决办法是先看.out输出文件里网表展开后的实际模型名再和.lib里的.MODEL名字做字符级对比同时确认库文件在仿真配置的库列表里。第三条改完参数重新仿真波形一点没变。现象是你明明在编辑器里把IS从 1e-15 改到 1e-14跑出来曲线纹丝不动。原因有两个一是改完没保存就直接跑二是改了.lib但.olb或者工程的库缓存还是旧版本。解决办法是先保存、再重新导入或刷新库最稳妥的是关掉工程重开一次。这个问题特别容易发生在改宏模型的.SUBCKT之后因为符号本身没变工具不会主动提示你库已经过期。第四条宏模型的时序和手册完全对不上。现象是计数器的传播延时算出来只有零点几纳秒。原因是MNTYMXDLY默认取 0也就是用典型值而很多模型里典型值那一档的DELAY参数写得比较乐观另一种情况是调用时忘了传PARAMS:参数用了默认值。解决办法是在仿真配置里显式设置MNTYMXDLY分别在 0/1/2 三档下各跑一次比较最坏情况是否满足时序预算。第五条文本编辑的模型一加载就报语法错但肉眼看着没问题。现象是报错位置莫名其妙。原因是某一行超过了 132 个字符却没加续行解析器截断在参数中间。解决办法是把编辑器设成显示列号把长行手工拆开顶格写。这条规则值得养成习惯因为截断之后的报错往往指向下一行排查方向会被带偏。5.2 排查顺序从网表到波形的一条固定路径出问题的时候不要一上来就怀疑模型参数按固定顺序走一遍效率高得多。先看.out输出文件。它记录了网表展开后的完整结构、库文件加载情况、警告和错误模型没找到、参数越界、收敛失败通常都在这里。很多人跳过这一步直接看波形等于放弃了最好的线索。再核对符号与端口。把 Capture 里的网表导出来对照.SUBCKT的端口列表逐个确认顺序这一步能排掉 5.1 第一条那类静默错误。然后单独验证模型。把宏模型从系统里摘出来给它接理想源单独跑一次直流扫描或瞬态确认端口特性本身是对的。系统级仿真出问题时先证明零件是好的再怀疑装配。最后看收敛。如果报错指向收敛失败而不是模型缺失重点检查表格宏模型的数据点范围是否覆盖了工作区间、行为级表达式里有没有除零、LAPLACE分母的阶数是不是过高。收敛问题往往不是模型写错了而是模型在某个工作点上数学性质不好。6. 精度与速度的取舍宏模型到底该做多细宏模型的两条原则在原文里写得很直白一是只在一定精度范围内准确模拟电路特性二是结构应尽量简单、复杂度尽量低。这两条其实是一对矛盾精度靠细节堆速度靠细节砍中间那条线得自己划。路线典型实现精度来源代价行为级宏模型LOGICEXPDFFPINDLY布尔逻辑 路径延时 时序约束需要理解器件内部逻辑编写成本高数学宏模型LAPLACE传递函数频域零极点拟合只能描述线性或弱非线性行为表格宏模型TABLE/ETABLE数据对实测数据插值数据点范围外靠外推精度不可控简化等效电路缩减后的 R/C/受控源网络保留部分内部拓扑节点数降不下来速度收益有限选哪条线取决于你要回答什么问题。关心系统级时序和功能验证行为级宏模型最合适因为它能把数据手册上的建立保持时间变成可执行的检查关心滤波器频响和环路稳定性数学宏模型最直接几个系数就定了零极点位置关心某个非线性端口的实际伏安特性、又拿不到解析式表格宏模型是唯一选择但必须保证数据点覆盖全部工作区间。至于简化等效电路它在“想保留一点内部结构又想降节点数”的场合还有价值但收益远不如前三条。还有一个容易被忽略的取舍维度宏模型的精度应该跟着仿真目的走而不是跟着器件手册走。做方案评估阶段用典型值跑通功能就够做最坏情况分析时才需要把MNTYMXDLY切到最坏档、把温度参数全部带上。同一颗芯片准备两套模型比用一套模型反复调参数要干净得多。从那以后我每次建完模型都强制走一遍“单独验证端口特性 → 核对符号端口顺序 → 三档延时各跑一次”的流程宁可多花十分钟也不想再经历一次波形看着正常、结论完全错误的后悔药时刻。希望帮到你。本文还有配套的精品资源点击获取