MAX14431隔离SPI链路设计：PIC18F87J11与嵌入式隔离方案

1. 项目缘起与整体设计思路工业现场和嵌入式设备之间的通信最怕两件事一是地电位差把收发芯片打坏二是电机、继电器这类负载产生的共模噪声把数据总线搅得乱七八糟。我手头这个项目需求很明确——用一颗 MAX14431BAEE 隔离器把 PIC18F87J11 的 SPI 总线和外部从设备隔开让主控和现场侧在电气上彻底断开同时保证几兆赫兹的 SPI 时钟能干净地穿过去。标题里这几个关键词——MAX14431BAEE、PIC18F87J11、SPI、隔离、嵌入式——基本就是整个方案的全部骨架。先说清楚这套东西是干什么的。PIC18F87J11 是 Microchip 的一款 8 位单片机带 MSSP 模块可以配置成 SPI 主模式最高时钟能跑到 10 MHz 左右具体看器件手册的时序限制。MAX14431BAEE 是 Maxim现属 ADI的一款四通道数字隔离器采用变压器隔离技术支持最高 25 Mbps 的数据速率工作温度范围覆盖 -40 到 125 摄氏度封装是 16 引脚 SOIC 宽体爬电距离足够应付工业环境的安规要求。把这两颗芯片凑在一起目标就是搭一条“主控在低压侧、从设备在高压或噪声侧”的隔离 SPI 链路。为什么不用光耦这是很多人第一个会问的问题。光耦做 SPI 隔离最大的问题是速度上不去普通 PC817 这类器件上升下降沿都在微秒级跑 1 MHz 都勉强而且发光二极管老化后电流传输比会漂移长期稳定性差。高速光耦比如 6N137 能到 10 Mbps但单通道成本不低四通道下来占板面积也大。MAX14431 这类数字隔离器用的是变压器耦合没有发光器件的老化问题通道间匹配好传播延迟典型值只有十几纳秒skew 小对 SPI 这种需要时钟和数据严格对齐的同步总线来说时序余量更充裕。方案的整体思路是这样PIC18F87J11 的 SDO、SDI、SCK 三根线加上一根片选 CS一共四路信号正好对应 MAX14431 的四个通道。方向分配上SCK 和 SDO 是从主到从SDI 是从从到主CS 也是主到从。MAX14431 的通道方向是固定的A 侧到 B 侧和 B 侧到 A 侧各两个通道所以选型时要看清楚方向配置。供电方面A 侧接主控的 3.3V 或 5VB 侧接隔离后的现场侧电源两侧地完全分开中间靠隔离器内部的变压器传递信号没有电气连接。这里有个细节值得展开说。SPI 是同步总线时钟极性CPOL和时钟相位CPHA决定了数据在时钟的哪个边沿采样。隔离器本身会引入传播延迟如果延迟太大或者通道间延迟不一致采样点就可能偏移。MAX14431 的传播延迟典型值在 10 到 20 纳秒量级通道间 skew 控制在几纳秒以内对于 1 到 5 MHz 的 SPI 时钟来说一个周期是 200 到 1000 纳秒这点延迟完全在余量范围内。但如果把时钟推到 10 MHz 以上就要仔细算时序了后面会专门讲。选 PIC18F87J11 而不是更常见的 PIC18F4520 或者 STM32主要是因为这个项目原本就基于 PIC18 平台代码和开发环境都是现成的没必要为了加隔离换主控。PIC18F87J11 的 MSSP 模块配置成 SPI 主模式很直接寄存器就那几个SSPCON1、SSPSTAT、SSPADD主模式下用来设时钟分频。它的 I/O 口驱动能力也够直接推隔离器的输入侧没问题。整个链路的目标速率定在 2 MHz 左右这个速率下普通 SPI Flash、ADC、传感器都能跑隔离器的时序余量也充足。如果现场侧是从设备是 SPI Flash 比如 W25Q64读写命令和数据的时序要求都能满足。下面这张表把核心器件的关键参数列一下方便对照。器件关键参数数值/说明PIC18F87J11SPI 主模式最高时钟约 10 MHz受器件时序限制PIC18F87J11供电电压2.0V 到 5.5VMAX14431BAEE数据速率最高 25 MbpsMAX14431BAEE传播延迟典型值约 10-20 nsMAX14431BAEE隔离耐压符合工业安规要求MAX14431BAEE工作温度-40 到 125 摄氏度MAX14431BAEE封装16 引脚 SOIC 宽体方案定下来之后接下来就是硬件连接、寄存器配置、时序验证这几步。每一步都有坑我踩过的会重点标出来。2. 硬件连接与隔离器通道分配实操硬件这块先把 MAX14431BAEE 的引脚搞清楚。它是 16 引脚 SOIC 宽体封装四个通道每个通道有输入和输出。A 侧和 B 侧各有一组电源和地VDD1、GND1 是 A 侧VDD2、GND2 是 B 侧。通道方向在数据手册里标得很清楚通常是 A1、A2 从 A 到 BB1、B2 从 B 到 A具体要看型号后缀。MAX14431BAEE 这个型号的方向配置需要对照手册确认不能想当然。连接的时候PIC18F87J11 这边SCK 接隔离器的一个 A 侧输入SDO 接另一个 A 侧输入SDI 接一个 B 侧输出也就是从 B 到 A 的通道CS 接剩下的 A 侧输入。现场侧对应接从设备的 SCK、SDI、SDO、CS。注意 SDI 和 SDO 在现场侧是交叉的主控的 SDO 接从设备的 SDI主控的 SDI 接从设备的 SDO隔离器只是把这两根线各自隔开不改变交叉关系。供电要特别小心。A 侧用主控板的 3.3VB 侧用现场侧的隔离电源。这个隔离电源可以是单独的 DC-DC 隔离模块也可以是带隔离输出的电源芯片。两侧的地绝对不能连在一起否则隔离就白做了。我见过有人为了“信号更稳”把两侧地用一个 0 欧电阻连起来这是大忌等于把隔离器废掉了。去耦电容这块MAX14431 的 VDD1 和 VDD2 各需要一颗 0.1 微法的陶瓷电容尽量靠近引脚放。如果现场侧噪声大可以再并一颗 1 微法或者 10 微法的电容。A 侧如果和主控共用电源也要确保主控那边的去耦到位不然电源噪声会通过隔离器的供电引脚耦合过去。PCB 布局有几个要点。第一隔离器下方的区域要保证足够的爬电距离SOIC 宽体封装本身就是为了这个设计的但布线时不要在隔离器下方走任何铜线尤其是跨越隔离带的那种。第二两侧的地平面要分开中间留出隔离间隙一般建议至少 8 毫米的爬电距离具体看安规要求。第三SPI 信号线尽量短尤其是 SCK 这种高频时钟线走线长了容易辐射和接收噪声。如果现场侧从设备离得远考虑用双绞线或者屏蔽线但要注意分布电容对时序的影响。片选信号 CS 的处理也有讲究。SPI 总线上一主多从的时候每个从设备一根 CS主控通过拉低对应的 CS 来选中设备。隔离之后CS 也要跟着隔离否则现场侧的从设备没法被正确选中。如果从设备只有一两个CS 直接用隔离器的通道就行如果从设备多隔离器通道不够可以考虑用隔离后的 I/O 扩展芯片或者把 CS 解码逻辑放到现场侧。注意MAX14431 的输入侧如果没有驱动信号输出侧的状态取决于内部电路可能是高也可能是低不确定。所以上电初始化时要先把 PIC18F87J11 的 SPI 引脚配置好确保 CS 默认拉高避免上电瞬间误选中从设备。实际焊接的时候SOIC 宽体封装的引脚间距是 1.27 毫米比窄体 SOIC 的 1.27 毫米其实一样但体宽不同手工焊接难度不大用刀头烙铁拖焊就行。如果用的是热风枪注意温度别太高350 度左右风速调低避免把芯片吹跑。焊完之后用放大镜检查一下有没有连锡尤其是相邻引脚之间。硬件连好之后先别急着上电跑 SPI。用万用表量一下两侧电源对各自地的电阻确认没有短路。然后上电量 A 侧和 B 侧的电压是否正常。再用示波器看隔离器输入侧和输出侧的静态电平确认没有异常振荡。这些检查做完再进下一步的软件配置。3. PIC18F87J11 的 SPI 主模式配置与代码实现PIC18F87J11 的 MSSP 模块配置成 SPI 主模式涉及几个寄存器。SSPCON1 控制使能、时钟极性、时钟相位和时钟频率SSPSTAT 反映状态比如缓冲区满标志SSPADD 在主模式下用来设置时钟分频值。下面把关键配置一步步说清楚。先看 SSPCON1 的位定义。SSPEN 是使能位置 1 使能 MSSP 模块。CKP 是时钟极性选择对应 SPI 的 CPOL。SSPM3:SSPM0 是模式选择SPI 主模式对应 0b0000 到 0b0011 这几个值区别在于时钟频率是 Fosc/4、Fosc/16、Fosc/64 还是 TMR2 输出。我们这里用 Fosc/4 或者 Fosc/16具体看系统时钟和需要的 SPI 速率。假设 PIC18F87J11 的系统时钟是 32 MHz用外部晶振经 PLL 倍频SPI 时钟要 2 MHz那分频比就是 16选 Fosc/16 模式SSPM 设为 0b0010。如果系统时钟是 16 MHz要 2 MHz 就是 8 分频但 MSSP 没有 8 分频选项只能用 Fosc/4 得到 4 MHz或者 Fosc/16 得到 1 MHz。这时候要么改系统时钟要么接受 1 MHz 或 4 MHz 的 SPI 速率。实际项目里2 MHz 不是硬性要求的话1 MHz 或 4 MHz 都能用。SSPSTAT 里的 SMP 位控制采样相位。SMP0 时在数据输出时间的中间采样SMP1 时在末尾采样。对于高速 SPI通常设 SMP0让采样点靠中间时序余量大。CKE 位控制数据在时钟的哪个边沿变化和 CKP 一起决定 SPI 模式。SPI 模式 0CPOL0CPHA0是最常用的CKP0CKE0数据在时钟上升沿采样下降沿变化。配置代码大概长这样// 假设系统时钟 32MHzSPI 时钟 2MHz SSPCON1 0x20; // SSPEN1, CKP0, SSPM0b0010 (Fosc/16) SSPSTAT 0x00; // SMP0, CKE0 SSPADD 0; // 主模式下 SSPADD 用于分频Fosc/16 时不用设 TRISC 0x10; // SDI 输入SCK/SDO 输出这里 TRISC 的设置要看具体引脚映射。PIC18F87J11 的 MSSP 引脚在 PORTC 上RC3 是 SCKRC4 是 SDIRC5 是 SDO。RC3 和 RC5 要设成输出RC4 设成输入。CS 用普通 I/O比如 RB0设成输出初始拉高。发送和接收数据用 SSPBUF 寄存器。发送时把数据写入 SSPBUF硬件自动开始时钟数据移出同时移入的数据进入 SSPBUF。接收完成后 SSPIF 标志置位读走数据后标志自动清除。下面是一个简单的收发函数unsigned char SPI_Exchange(unsigned char data) { SSPBUF data; // 写入发送数据 while (!PIR1bits.SSPIF); // 等待传输完成 PIR1bits.SSPIF 0; // 清除标志 return SSPBUF; // 返回接收数据 }这个函数是全双工的发一个字节的同时收一个字节。对于 SPI Flash 这类从设备发命令的时候返回的是无效数据发完命令后再发地址和数据返回的才是有效数据。所以调用的时候要根据从设备的协议来组织。CS 的控制要手动做。选中从设备时拉低 CS传输完成后拉高。注意 CS 拉低到第一个时钟沿之间要有足够的建立时间具体看从设备手册。一般几百纳秒就够了PIC18 的指令周期在 32 MHz 下是 125 纳秒几条指令下来就满足。实操心得PIC18F87J11 的 MSSP 模块在发送时如果前一次传输还没完成就写 SSPBUF会导致写冲突数据可能丢失。所以每次写 SSPBUF 之前最好检查一下 SSPSTAT 的 BF 位缓冲区满标志确保缓冲区是空的。虽然上面的函数用 SSPIF 等待也能工作但在连续高速传输时加一个 BF 检查更稳妥。还有一个容易忽略的点PIC18F87J11 的 I/O 口在上电复位后默认是输入状态SPI 引脚也是。所以在初始化 MSSP 之前要先把 TRIS 寄存器设好否则 SCK 和 SDO 没有输出隔离器那边收不到信号。这个顺序不能反。如果现场侧的从设备需要 SPI 模式 3CPOL1CPHA1那 CKP 要设成 1CKE 也要相应调整。模式 0 和模式 3 是最常用的模式 1 和模式 2 用得少。选哪个模式取决于从设备主控必须匹配从设备不能随便设。代码写完之后先不接从设备用示波器看隔离器输出侧的 SCK 和 SDO 波形。确认时钟频率对数据在正确的边沿变化和采样。如果波形不对先查配置寄存器再查硬件连接。这一步做扎实了后面接从设备调试会顺很多。4. 时序验证与隔离链路性能测试时序验证是隔离 SPI 链路能不能稳定工作的关键。隔离器引入了传播延迟如果延迟导致数据采样点偏移到时钟边沿附近就会出错。验证的方法是用示波器同时抓隔离器输入侧和输出侧的 SCK 和数据线看延迟有多少采样点是否还在安全区内。具体操作把示波器的一个探头接 PIC18F87J11 的 SCK 引脚隔离器 A 侧输入另一个探头接隔离器 B 侧的 SCK 输出触发设在 A 侧 SCK 的上升沿。这样能看到 SCK 经过隔离器后的延迟。MAX14431 的传播延迟典型值在 10 到 20 纳秒对于 2 MHz 的 SPI 时钟周期 500 纳秒这点延迟只占周期的 2% 到 4%完全不影响采样。数据线的延迟也要看。SDO 从 A 侧到 B 侧的延迟和 SCK 的延迟应该差不多通道间 skew 很小。如果 skew 大了比如超过时钟周期的 10%就要检查是不是某个通道的负载电容太大或者供电电压不对。MAX14431 的通道间 skew 典型值在几纳秒一般不用担心。采样点的验证SPI 模式 0 下数据在 SCK 上升沿被从设备采样。从设备看到的 SCK 是经过隔离器延迟后的数据也是延迟后的。只要数据和 SCK 的延迟一致采样点相对于数据变化点的位置就不变。用示波器看 B 侧的 SCK 上升沿和 SDO 数据的变化点确认数据在 SCK 上升沿之前已经稳定了足够的时间建立时间并且在上升沿之后还能保持足够的时间保持时间。从设备手册里会给出建立和保持时间要求对照一下就知道余量够不够。如果要从设备是 SPI Flash比如 W25Q64它的建立时间要求一般在几纳秒保持时间也是几纳秒。2 MHz 下数据变化到 SCK 上升沿之间有 250 纳秒远远大于要求。所以低速下基本不用操心时序高速下才需要仔细算。测完时序下一步是功能测试。接上从设备发一条读 ID 的命令看返回的 ID 对不对。SPI Flash 通常有 0x9F 命令读 JEDEC ID返回三个字节的制造商 ID 和设备 ID。如果返回正确说明整条链路通了。如果返回全 0 或全 FF检查 CS 是否正常拉低、SCK 是否有波形、数据线是否接反。功能测试通过后做压力测试。连续读写大量数据比如擦除一个扇区再写入再读出对比数据是否一致。这个过程中用示波器监控电源纹波和信号完整性看有没有异常。如果现场侧有电机之类的噪声源可以在电机工作时做同样的测试验证隔离器抗共模噪声的能力。注意测试时如果发现偶发的数据错误先查电源。隔离器的两侧供电如果纹波大会导致内部电路工作不稳定输出波形抖动。用示波器看 VDD1 和 VDD2 的纹波正常应该在几十毫伏以内。如果超过 100 毫伏加强去耦或者换更干净的电源。还有一个测试项目是隔离耐压。这个一般不在普通实验室做需要专门的耐压测试仪。但可以做一个简单的绝缘电阻测试用万用表的高阻档量 A 侧地和 B 侧地之间的电阻正常应该是无穷大开路。如果量出有电阻说明隔离带被污染或者芯片损坏隔离失效了。温度测试也不能少。工业环境温度范围宽MAX14431 标称 -40 到 125 摄氏度但实际板子上其他器件可能限制更低。把板子放到温箱里从 -40 度升到 85 度每个温度点跑一遍 SPI 读写测试看有没有出错。如果高温下出错可能是时序余量在高温下变小了需要降低 SPI 速率或者换更快的隔离器。5. 常见问题排查与避坑经验实录隔离 SPI 链路调试过程中遇到的问题五花八门我把典型的几个整理出来附上排查思路和解决方法。现象可能原因排查方法解决措施完全无数据隔离器供电缺失量 VDD1 和 VDD2 电压检查电源连接和去耦数据全 0 或全 FFCS 未拉低或接反示波器看 CS 波形修正 CS 连接和代码偶发数据错误电源纹波大量电源纹波加强去耦换干净电源高速下出错时序余量不足看 SCK 和数据延迟降低 SPI 速率高温下出错器件参数漂移温箱测试降速或换器件隔离失效两侧地连通量两侧地电阻检查 PCB 隔离带第一个坑隔离器方向搞反。MAX14431 的通道方向是固定的A 到 B 和 B 到 A 的通道数量有限。如果 SCK 和 SDO 都是主到从需要两个 A 到 B 的通道SDI 是从到主需要一个 B 到 A 的通道CS 是主到从再需要一个 A 到 B 的通道。这样算下来需要三个 A 到 B 和一个 B 到 A。如果选的型号方向配置不匹配就得换型号或者调整信号分配。我一开始没注意这个选了个 A 到 B 和 B 到 A 各两个的型号结果 SCK、SDO、CS 三个主到从信号抢两个通道不够用。后来换了方向配置合适的型号才解决。第二个坑CS 上电默认状态。PIC18F87J11 上电复位后 I/O 是输入CS 引脚浮空。如果隔离器输入侧浮空输出侧状态不确定可能被从设备误认为是选中状态。解决方法是 CS 引脚加一个上拉电阻比如 10K 拉到 VDD1确保上电时 CS 是高电平。代码里初始化时也要先把 CS 拉高再配置 SPI。第三个坑电源去耦不足。MAX14431 的 VDD1 和 VDD2 各需要 0.1 微法电容我一开始只放了 0.01 微法结果高速传输时数据出错。换成 0.1 微法后稳定了。如果现场侧噪声特别大可以再并一颗 1 微法。去耦电容要尽量靠近引脚引线长了电感大高频去耦效果差。第四个坑SPI 模式不匹配。从设备要求模式 0主控配成了模式 3数据在错误的边沿采样读出来全是乱的。这个错误很隐蔽因为波形看起来正常只是采样点不对。解决方法是查从设备手册确认 CPOL 和 CPHA然后对应配置 SSPCON1 的 CKP 和 SSPSTAT 的 CKE。第五个坑地线处理不当。有人觉得两侧地完全分开后信号回流路径断了就在 PCB 上把两侧地用一个电容连起来。这个电容在高频下相当于短路隔离效果大打折扣。正确的做法是两侧地完全独立信号回流通过隔离器内部的电容或者变压器耦合不需要外部连接。如果实在担心 EMC可以在隔离带下方放一个屏蔽层但不要直接连两侧地。实操心得调试隔离 SPI 时最好先不接从设备用示波器看隔离器输出侧的波形。确认波形干净、时序正确后再接从设备。这样能把硬件问题和协议问题分开排查起来快很多。我一开始直接接从设备结果读不出数据查了半天才发现是隔离器输出侧根本没波形因为输入侧配置错了。还有一个经验如果 SPI 总线上有多个从设备每个从设备的 CS 都要单独隔离。隔离器通道不够的话可以用一个隔离后的 I/O 扩展芯片比如带 SPI 接口的 GPIO 扩展把 CS 解码放到现场侧。这样主控只需要一根 CS 和 SPI 总线现场侧用扩展芯片产生多个 CS。这个方案在多从设备场景下很实用。最后说一个关于速率选择的经验。很多人觉得 SPI 速率越高越好其实不是。速率越高时序余量越小对隔离器和 PCB 的要求越高。如果应用不需要高速传输比如读温度传感器1 MHz 足够了没必要跑到 10 MHz。速率低一点稳定性好很多调试也容易。我一般先在 1 MHz 下把功能调通再逐步提高速率找到稳定工作的上限然后留 20% 余量作为工作速率。6. 从单链路到多设备隔离总线的扩展思路单条隔离 SPI 链路调通之后实际项目往往需要扩展。比如一个工业控制器要接多个现场侧的 SPI 从设备一个 SPI Flash 存参数一个 ADC 采模拟量一个 DAC 输出控制信号。这些设备可能在不同的隔离域或者虽然在同一侧但需要独立的 CS。这时候怎么扩展有几个思路。第一种是增加隔离器通道。MAX14431 是四通道如果从设备多CS 不够用可以换更多通道的隔离器比如六通道或八通道的型号。但通道数越多封装越大成本越高。而且每增加一个 CS就多一根隔离通道PCB 布线也更复杂。第二种是在现场侧做 CS 解码。主控只隔离一根 CS 和 SPI 总线现场侧用一个 3 到 8 译码器或者带 SPI 的 GPIO 扩展芯片把一根 CS 扩展成多根。这样隔离器通道数不变但现场侧多了译码电路。译码器的地址线也要隔离或者用 SPI 命令来控制。这个方案适合从设备数量多但访问不频繁的场景。第三种是菊花链。有些 SPI 从设备支持菊花链模式数据从主控发出经过第一个设备再传给第二个依次类推。这样只需要一组 SPI 信号不需要多个 CS。但菊花链要求所有从设备都支持这种模式而且数据要经过每个设备延迟累加。适合数据流式的应用比如多片 ADC 级联采样。第四种是隔离 SPI 交换机。用一颗带隔离的 SPI 多路复用器主控侧一根 SPI 总线现场侧多路输出通过地址选择哪一路通。这种芯片市面上有但选择不多成本也高。适合对体积要求严格、从设备又多的场景。不管用哪种扩展方式隔离的原则不变主控侧和现场侧电气断开信号通过隔离器传递。扩展的时候要注意每增加一个隔离通道就多一份传播延迟和 skew。如果从设备对时序要求严格要重新算时序余量。另外现场侧的电源要能供得起所有从设备和译码电路功率不够的话要加隔离 DC-DC。从代码角度看多设备隔离总线的管理和普通 SPI 总线差不多只是 CS 的控制逻辑更复杂。如果用了译码器主控发 CS 之前要先发地址选中译码器通道。如果用了 GPIO 扩展要通过 SPI 命令设置扩展芯片的输出。这些都要在驱动层封装好上层应用不用关心底层细节。提示多设备隔离总线上如果某个从设备故障把数据线拉死会影响整个总线。可以在现场侧加总线缓冲器或者限流电阻把故障设备隔离开。主控侧也可以通过读从设备 ID 来检测设备是否存在不存在就跳过避免死等。这个项目做到这里单链路已经稳定运行了几个月现场侧接的是 SPI Flash 和一颗 SPI ADC2 MHz 时钟下读写正常电机启停时也没有出现数据错误。隔离器两侧地完全分开用万用表量绝缘电阻是无穷大。温箱测试从 -40 到 85 度都通过了。后面如果要加更多从设备我倾向于用现场侧 CS 解码的方案隔离器通道数不变布线也简单。最后分享一个小技巧调试隔离 SPI 的时候如果手头没有高端示波器可以用逻辑分析仪抓 SPI 数据。逻辑分析仪便宜通道多能同时抓 SCK、SDO、SDI、CS 四根线解码 SPI 协议直接看数据对不对。比示波器看波形更直观尤其是协议层面的问题逻辑分析仪一眼就能看出来。我调试 SPI Flash 读写的时候逻辑分析仪帮了大忙省了很多时间。