Sigma-Delta ADC噪声整形：从1位量化到15位精度的系统设计

简介《高性能sigma-delta ADC的设计与研究》PDF为西安电子科技大学微电子学与固体电子学博士学位论文面向微电子、模拟集成电路及ADC设计方向的研究生、工程师与科研人员聚焦过采样和噪声整形机制下的高精度模数转换器系统设计与实现。包内含1个PDF文件压缩包约5.44MB便于按章节研读与专题检索。论文以MATLAB建模和仿真为基础梳理从过采样率、精度、动态范围到调制器阶数、前馈与反馈因子、积分器增益的参数选取流程并量化分析运放有限直流增益、有限带宽与摆率、输出摆幅、开关非线性、时钟抖动及采样电容kT/C噪声等非理想因素。正文给出4阶单环1位调制器与多级降采样数字抽取滤波器的设计实测15.31位精度和93.9dB动态范围同时讨论前馈MASH 2-2多位4b 4b级联结构、四位量化器、DWA数字校正以及数模混合版图的噪声隔离。已有262人学习可作为指标分解、结构选型、参数仿真和电路实现核查的参考。1. 一位量化器凭什么做到15位噪声整形的反直觉结论sigma-delta ADC 最反直觉的地方在于它的核心量化器只有一个比较器输出非 0 即 1可整颗芯片的有效位数能跑到 15 位以上。按常理1 位量化的信噪比不到 8dB靠什么补上这 80 多 dB答案不在器件匹配而在频域过采样把量化噪声摊薄噪声整形把带内噪声搬到带外数字抽取滤波器再把带外噪声连同高频一起扔掉。这套机制真正值钱的地方是——它不要求模拟元件精确匹配标准 CMOS 工艺就能做出高精度转换器这跟流水线 ADC 靠校准、SAR 靠电容匹配的路子完全不同。搞懂它就搞懂了「用速度和数字资源换精度」这笔交易到底怎么算。2. 过采样与噪声整形带内噪声到底去哪了2.1 量化噪声的白噪声模型与功率谱密度把量化误差 e[n] 看成与输入无关的加性噪声是分析 sigma-delta 的起点。假设量化台阶为 Δ误差在 [-Δ/2, Δ/2] 内均匀分布噪声总功率就是 Δ²/12。再假设它在频域均匀铺开双边功率谱密度为 Δ²/(12·fs)落到信号带宽 fB 内的噪声功率就是总功率乘 2fB/fs也就是除以过采样率 OSR。这个结论很朴素OSR 每翻一倍带内噪声降 3dB等效精度涨 0.5 位。想把 1 位做到 15 位光靠过采样需要 OSR 约 2^28采样时钟高到不现实。所以过采样只是第一层真正干活的是噪声整形——让量化噪声的频谱不再平坦而是在 DC 附近挖一个深坑。2.2 一阶环路的 STF 与 NTF把噪声搬出带宽一阶 sigma-delta 调制器的结构是「积分器 1 位量化器 1 位反馈 DAC」。设积分器状态为 u[n]量化器输出 y[n] u[n] e[n]反馈回来的是 y[n]积分器做的是 u[n1] u[n] x[n] - y[n]。把这两个式子代进去消掉 u得到时域关系 y[n] x[n-1] e[n] - e[n-1]。换到 z 域就是整篇文章最核心的一行Y(z) z⁻¹·X(z) (1 - z⁻¹)·E(z)信号传递函数 STF z⁻¹输入只是被延迟了一拍幅度不变噪声传递函数 NTF 1 - z⁻¹在 z1对应 DC处取零在 z-1对应 fs/2处取 2。也就是说DC 附近的量化噪声被压到零越靠近奈奎斯特频率噪声被放大得越厉害。这就是「噪声整形」四个字的全部含义噪声总量没少只是被赶到了高频。把 |NTF| 2|sin(ω/2)| 在带内积分可以得到一阶环路的带内噪声功率正比于 π²/(3·OSR³)。OSR 每翻一倍带内噪声降 9dB等效 1.5 位。二阶是 15dB/倍频2.5 位L 阶是 (6L3)dB/倍频。阶数每加一阶整形斜率就陡一截这就是高阶调制器的动力来源。import numpy as np fs 81.92e6 # 采样时钟 osr 64 # 过采样率 fb fs / (2 * osr) # 信号带宽 640kHz L 4 # 环路阶数 # 理想 L 阶 NTF 幅度|(1 - z^-1)^L| (2·sin(w/2))^L w np.linspace(0, np.pi / osr, 200000) ntf_sq (2 * np.sin(w / 2)) ** (2 * L) # 带内噪声功率占总量化噪声功率的比例 inband_ratio np.trapz(ntf_sq, w) / np.pi # 1 位量化器满量程正弦功率 / 量化噪声总功率 ≈ 1.5即 1.76dB snr_ideal 10 * np.log10(1.5 / inband_ratio) print(f带内噪声占比: {inband_ratio:.3e}) print(f理想量化噪声极限 SNR: {snr_ideal:.1f} dB)代码里np.trapz(ntf_sq, w) / np.pi这一步算的是 NTF 平方在 [0, π/OSR] 上的归一化积分物理意义就是「留在带内的那部分量化噪声」。1.5这个系数来自 1 位量化器的满量程正弦功率 Δ²/8 与噪声功率 Δ²/12 之比换成 dB 正好是 1.76dB。对 4 阶、OSR64 这组参数输出约 134dB——这是一个只考虑量化噪声的理论上限。2.3 OSR、阶数与 ENOB 的换算表把上一节的积分对几组参数跑一遍能得到一张很直观的换算表。注意这里的 SNR 是「只考虑量化噪声」的理想值后面会看到实际电路离它有多远。环路阶数 LOSR32OSR64OSR1281 阶41.8 dB50.8 dB59.8 dB2 阶64.2 dB79.2 dB94.2 dB4 阶107.0 dB134.1 dB161.2 dB这张表说明两件事。第一阶数比 OSR 更「值钱」从 2 阶升到 4 阶OSR64 下理论 SNR 涨了将近 55dB而 OSR 翻倍只涨 15dB。第二4 阶 OSR64 的理论值 134dB 对应约 22 位可那颗芯片实测是 15.31 位、93.9dB 动态范围中间差了 40dB。这 40dB 就是后面第 3 章要逐项交代的非理想因素账单。系统设计从来不是把理想公式算出来就完事而是管住这 40dB 的泄漏。提示用这张表估算时别把「阶数越高越好」当成结论。4 阶以上的单环调制器是条件稳定的输入稍大就可能从正常调制突然跌进振荡SNDR 断崖式塌陷。稳定性和精度在这里是一对直接冲突的指标。3. 从 MATLAB 到电路参数系统级设计怎么落地3.1 系数综合前馈因子、反馈因子与积分器增益系统级设计要解决的问题是给定 OSR、带宽、目标精度怎么定出每一级积分器的增益、前馈系数和反馈系数。常见的实现思路是先在高层次工具里综合出 NTF再把它映射到具体的开关电容拓扑比如级联积分器前馈 CIFB 结构最后展开成一组系数。四个积分器级联、带前馈通路的 CIFB 结构差分方程大致长这样u1[n1] u1[n] a1·(x[n] - b1·y[n]) u2[n1] u2[n] a2·(u1[n] - b2·y[n]) u3[n1] u3[n] a3·(u2[n] - b3·y[n]) u4[n1] u4[n] a4·(u3[n] - b4·y[n]) y[n] quantize(c1·u1 c2·u2 c3·u3 c4·u4)其中 a1~a4 是积分器增益决定每一级的动态范围分配b1~b4 是反馈到各积分器的系数决定 NTF 的零点位置c1~c4 是前馈求和系数决定 STF 的平坦度。一套好的系数分配核心目标是让四个积分器的输出摆幅大致均衡——不能第一级就顶到运放的输出饱和也不能最后一级小到被热噪声淹没。一个常见的经验是积分器增益从前往后递增比如 0.1、0.2、0.4、0.8 这个量级具体值取决于目标 NTF 和满量程定义。前级增益小是因为它直接面对输入信号摆幅最大后级增益大是因为信号已经被前级衰减过需要放大才能充分利用量化器的输入范围。这套「逐级放大」的分配不是拍脑袋它直接决定了每个运放需要多大的输出摆幅和驱动能力。% 用高层工具综合 NTF 并映射到 CIFB 结构示意流程 order 4; % 环路阶数 osr 64; % 过采样率 ntf synthesizeNTF(order, osr, 1); % 综合出 4 阶 NTF带零点优化 [a, g, b, c] realizeNTF(ntf, CIFB); % 映射为 CIFB 系数 % a: 积分器增益g: 谐振器反馈决定零点位置 % b: 各级反馈系数c: 前馈求和系数这段流程的关键在synthesizeNTF的第三个参数。置 1 表示对 NTF 零点做优化把零点从 DC 挪一部分到带内其他位置能在同样阶数下多榨出几 dB 的带内抑制。对 4 阶单环来说两个零点放 DC、两个零点分散到带内比四个全放 DC 的带内噪声更低。代价是电路里要多两个谐振器反馈路径电容和开关都会增加。3.2 高阶单环的稳定性判据Lee 准则与过载点4 阶单环不是无条件稳定的。量化器本身是强非线性环节当积分器状态摆得太大环路增益下降噪声整形的极点就会从单位圆内跑到外面调制器进入一种低频大幅振荡的状态输出频谱上出现一片抬起的底噪。工程上常用的判据是 Lee 准则要求 NTF 的幅度在所有频率上不超过某个上限常见取 1.5 左右这样量化器输入不会在正常输入范围内过载。更实用的做法是直接仿真——扫输入幅度看 SNDR 随幅度变化的曲线找到 SNDR 峰值之后开始塌陷的那个点把最大稳定输入MSA定在塌陷点再往回退几 dB。% 扫描输入幅度找最大稳定输入MSA amps 0.1:0.05:0.95; % 归一化到满量程 for k 1:length(amps) sndr(k) simulateDSM_SNDR(amps(k), ntf, osr); end [peak, idx] max(sndr); msa amps(idx); fprintf(峰值 SNDR %.1f dB 幅度 %.2f\n, peak, msa); fprintf(建议 MSA 取 %.2f回退 3dB\n, msa * 0.7);这里的simulateDSM_SNDR是行为级仿真把调制器差分方程跑几万个周期对输出做 FFT算带内信号功率与噪声加失真功率之比。扫描步长 0.05 对应满量程的 5%够粗但能定位塌陷点。真正定系数时会在这个基础上再细扫一遍并且要看四个积分器的峰值状态有没有超出设计摆幅——SNDR 没塌不代表运放没饱和后仿里这一条经常翻车。3.3 非理想因素的量化预算那 40dB 是怎么丢的上一章算出 4 阶 OSR64 的理论 SNR 是 134dB实测 93.9dB。这 40dB 不是某一项吃掉的而是七八项非理想因素各吃几个 dB 叠出来的。系统设计的真正工作量就是给每一项分配预算然后反推电路指标。运放的有限直流增益 A 会让 NTF 的零点从单位圆上往内移DC 处的深坑变浅。经验判据是 A 要比 2^L × OSR 高一个量级4 阶 OSR64 对应 2^4×641024约 60dB实际取 80dB 以上才保险。有限单位增益带宽和摆率决定建立精度残留的建立误差会作为下一级积分器的输入误差直接叠进带内。输出摆幅限制会让积分器在大信号下削顶这是 MSA 的直接限制因素。开关非线性导通电阻随输入变化产生与信号相关的谐波通常用自举开关把栅源电压恒定住。时钟抖动把采样时刻的误差转成相位噪声SNR 上限是 -20log10(2π·fin·σj)。采样电容的 kT/C 噪声是硬下限只能靠加大电容压下去而电容加大又反过来加重运放的驱动负担。import numpy as np # 时钟抖动对 SNR 的限制 fin 640e3 # 带内最高信号频率 sj 10e-12 # 采样时钟抖动 10ps snr_jitter -20 * np.log10(2 * np.pi * fin * sj) # kT/C 采样噪声 k, T 1.38e-23, 300 C 1e-12 # 采样电容 1pF vn2 k * T / C # 噪声功率 vfs 1.8 # 全差分满量程摆幅 snr_ktc 10 * np.log10((vfs**2 / 2) / vn2) print(f时钟抖动限制 SNR: {snr_jitter:.1f} dB) print(fkT/C 限制 SNR: {snr_ktc:.1f} dB)按这组参数算出来抖动限制约 88dBkT/C 限制约 86dB两项都已经逼近实测的 93.9dB。也就是说这颗芯片的精度不是被量化噪声卡住的而是被采样网络的模拟非理想性卡住的。这个判断直接决定了设计重心与其去优化数字滤波器不如把采样电容和时钟质量做扎实。把每一项都算出来列成预算表比笼统地说「留裕量」有用得多。3.4 多级抽取滤波为什么不能一级干完调制器输出是 81.92MHz 的 1 位码流最终要降到 1.28MHz 的 16 位左右数据64 倍抽取。如果用一个 FIR 直接完成按 80dB 阻带衰减、过渡带 640kHz~740kHz归一化到 81.92MHz 只有 0.0012估算凯泽公式给出的阶数在两千阶以上。两千阶 FIR 意味着两千个乘法器系数和对应的存储功耗和面积都不可接受。多级分解是唯一现实的路径。第一级用 CIC级联积分梳状滤波器做大比例抽取它只需要加减法器和寄存器没有乘法器非常适合高速前端中间几级用半带滤波器有一半系数为零运算量减半最后一级用补偿 FIR把 CIC 在通带边缘的 sinc^N 滚降补平同时完成最后的窄过渡带滤波。import numpy as np def kaiser_order(A, df, fs): 估算满足阻带衰减 A(dB)、过渡带 df 的 FIR 阶数 dw 2 * np.pi * df / fs return int(np.ceil((A - 8) / (2.285 * dw))) fs 81.92e6 # 单级方案过渡带 100kHz n_single kaiser_order(80, 100e3, fs) # 多级方案前级 CIC 抽取 16 倍末级过渡带放宽到 1.28MHz 域 n_last kaiser_order(80, 100e3, 1.28e6) print(f单级 FIR 阶数: {n_single}) print(f末级 FIR 阶数: {n_last}工作在 1.28MHz 采样率)关键在最后一行同样的 100kHz 过渡带工作在 1.28MHz 采样率下的 FIR 阶数只有工作在 81.92MHz 下的 1/64。这就是多级抽取的根本理由——运算量按采样率折算越往后做越便宜。CIC 先扛下大比例抽取把采样率降下来后面的窄过渡带滤波才做得起。这条设计顺序搞反了就会出现「滤波器面积比调制器还大」的尴尬局面。4. 单环与 MASH稳定性、精度与速度的对撞4.1 4 阶单环 1 位固有线性换来的条件稳定1 位量化器有一个别的结构给不了的好处它的传递特性只有两个点两点必然共线所以 1 位 DAC 是天生线性的。多位 DAC 要靠单元匹配匹配误差直接转化成谐波失真1 位没有这个问题。对线性度要求苛刻的场合比如高保真音频这是决定性的优势。代价也很直接。1 位量化噪声大必须靠高阶加高 OSR 压下去而 4 阶单环是条件稳定的最大稳定输入被限制在满量程的七八成动态范围的上端被削掉一截。那颗 4 阶 1 位芯片的做法是全差分开关电容结构、1.8V 单电源、81.92MHz 时钟、OSR64、带宽 640kHz实测 15.31 位、93.9dB 动态范围整颗芯片含数字抽取滤波器1mm×2mm、56mW。这个功耗里数字部分占了不少因为 64 倍抽取的多级滤波器要一直跑到 81.92MHz。开关电容积分器的时序是两相不重叠时钟采样相把输入电压采到电容上积分相把电荷转移到反馈电容。两相之间必须留死区否则采样开关和积分开关同时导通电荷会从输入直接漏到输出积分器精度就没了。这个死区时间不能太长留给运放建立的时间变短也不能太短开关关不断通常取时钟周期的几个百分点靠时钟产生电路里的延迟链控制。4.2 MASH 2-2噪声抵消逻辑与匹配敏感度单环的稳定性问题在宽带应用里会被放大MASH 结构就是冲着这个来的。2-2 级联的意思是第一级是个 2 阶单环调制器它处理输入信号同时把自己量化器的误差 e1 送给第二级第二级也是个 2 阶单环把 e1 再调制一遍输出 y2。数字域里把两路输出按特定系数组合就能把第一级的量化噪声完全抵消掉。理想情况下2-2 MASH 的输出是Y(z) z⁻²·X(z) (1 - z⁻¹)²·E2(z)第一级的误差 e1 消失了只剩下第二级的量化噪声被 2 阶整形。这相当于用两个稳定的 2 阶环路拼出了一个 4 阶整形的效果稳定性由每个 2 阶环路自己保证整体不存在条件稳定的问题。但这套抵消逻辑有个致命前提模拟域第一级的传递函数和数字域抵消网络的传递函数必须严格一致。模拟侧的积分器增益有偏差、电容有失配抵消就不彻底第一级的量化噪声会漏一部分到输出在频谱上表现为抬起的底噪。这是 MASH 的血泪教训——它对模拟精度的要求比单环高省下来的稳定性是用匹配敏感度换的。4.3 4 位量化器与 DWA把 DAC 失配整形掉宽带应用里2-2 MASH 的每一级都用 4 位量化器量化噪声比 1 位降了 16 倍等效 12dB。但 4 位意味着反馈 DAC 有 16 个单元电容单元之间的失配会直接注入一个与输入相关的误差。这个误差不是白噪声它跟着信号走在频谱上长出谐波杂散SFDR 首当其冲。数字校正的经典解法是动态元件匹配DEM其中数据权重平均DWA最简单。思路是不固定用哪几个 DAC 单元而是用一个指针循环选择每次用连续的若干个单元指针随输入码字递增。这样一来单元失配的误差不再与输入相关而是被一阶整形搬到了高频。def dwa_select(code, n_unit, ptr): DWA根据输入码选择 n_unit 个 DAC 单元返回选择向量和新指针 sel [0] * n_unit for i in range(code): sel[(ptr i) % n_unit] 1 new_ptr (ptr code) % n_unit return sel, new_ptr # 示例16 单元 4 位 DAC连续三个码字 5, 5, 5 ptr 0 for _ in range(3): sel, ptr dwa_select(5, 16, ptr) print(sel, - next ptr , ptr)代码里sel是这一拍实际导通的单元向量ptr是下一次的起点。输入码为 5 时选择从 ptr 开始的 5 个连续单元下一拍从 ptr5 继续。失配误差的累积效应因此变成周期性的斜坡等效于对失配噪声做了一阶高通整形——带内的失配噪声被压下去谐波杂散变成了一片抬起的底噪。DWA 的局限也要说清楚当输入码接近满量程或接近零时指针的循环模式会退化失配噪声可能重新变成音调在频谱上冒出离散杂散。工程上的补救是加抖动dither或者改用更高阶的 DEM 算法代价是逻辑复杂度上升。那颗 MASH 2-2 芯片的实测结果是-6dBFS1.25MHz 输入、160MHz 采样下SNDR 峰值 80.9dB、SFDR 87dB、ENOB 13.15 位靠的就是 4 位量化降压噪声、DWA 压失配杂散这两手一起上。5. 避坑与排查从仿真收敛到实测掉位的记录5.1 行为级仿真很好后仿掉 20dB现象MATLAB 行为级跑出来的 SNDR 接近理论值换到晶体管级后仿带内底噪整体抬升SNDR 掉了将近 20dB频谱上没有明显杂散就是一片均匀抬起的噪声。原因行为级只加了运放有限增益和 kT/C 两项非理想因素开关非线性、时钟抖动、建立误差全按理想处理。后仿里这几项一起进来尤其是采样开关的电荷注入和时钟馈通直接往采样电容上叠了一个与信号相关的误差。解决把非理想因素拆成独立的开关逐项打开每开一项跑一次后仿记录 SNR 变化做成敏感性表。哪一项贡献超过 3dB 就重点优化贡献小的先放。这套流程看着笨但能把「20dB 到底丢在哪」定位到具体电路模块比反复调参数靠谱得多。5.2 频谱上冒出固定频率的杂散现象调制器输出做 FFT在某些输入幅度下出现几根离散的杂散位置随输入码字变化幅度能到 -70dBFS 左右SFDR 被压得很低。原因DWA 的指针在特定输入码下进入短周期循环失配误差不再被整形而是退化成周期性音调。输入码越接近 0 或满量程循环越短音调越明显。解决在 DWA 的指针更新里加一个伪随机偏移打乱循环周期或者把单元选择从「连续段」改成「更均匀的分布模式」。前者改动小后者效果更彻底但逻辑更复杂。改完要重新扫一遍输入幅度和频率确认杂散在所有工作点上都被压到 -90dBFS 以下。5.3 动态范围随温度漂移现象常温测试动态范围 93dB高温下掉到本文还有配套的精品资源点击获取