Altium Designer 18中文教程：原理图到Gerber全流程

简介这份Altium Designer 18中文官方教程文档面向零基础或刚接触AD的电子设计学习者围绕原理图绘制与元件库使用提供入门指引帮助读者建立PCB项目创建、文档设置和电路连接的基础操作框架。压缩包内为1个docx文件约6.75MB以单篇图文教程形式组织便于在电脑端查阅和按章节练习。教程目录覆盖创建PCB项目、向项目添加原理图、设置文档选项以及AD中的组件与库、访问组件、使库可用于访问组件、在库中查找组件等内容并延伸到Altium Content Vault的使用、浏览器面板操作、从库面板或资源管理器面板放置元件、连接电路和活动栏等环节。已有13346人学习适合作为初学者随查随用的入门资料也可配合软件界面逐节对照快速熟悉原理图设计的基本流程与常用面板。1. 这套 AD 官方教程最能解决新手哪类问题画完线运行一次 DRC屏幕上出现二十多条红色报错改掉最后一条又牵扯出前面改过的位置。这种反复来回新手几乎都会经历两次以上。这套 Altium Designer 18 中文官方教程专门帮助完成收尾它用一个非稳态多谐振荡器当主线从创建 PCB 项目、抓取原理图、编译消错一路走到 PCB 布局、交互式布线、DRC 检查和 Gerber 输出每一步都写清点哪个菜单、在哪个对话框里勾哪一项。它明确适合刚上完电路课、认得电阻电容符号、但还没独立画完过一块能送去打样板子的人手上有 Altium、却只会靠双击拖动连线的也适合照着走一遍。2. 原理图捕获从建项目到编译通过的四步拆解这四步是教程第一章的全部内容也是后面所有事的起点。很多人卡在第一步之后就没往下走不是因为原理图难而是因为项目结构、库来源、网络命名这三件事没定下来越画越乱最后重开一个文件。把顺序理顺后面 PCB 阶段会顺很多。2.1 项目与文档选项纸面和栅格先定死先建项目再调参数最后才动手画。这个顺序不能反。纸张大小、捕捉栅格这些东西定得越晚已经摆好的元件和走线就越容易错位——你改一次栅格屏幕上那些看着连上的线实际端点可能就偏了半格。操作步骤File » New » Project » PCB Project弹出新建对话框时选Default模板填项目名Location里选一个纯英文、无空格的路径这点很关键中文路径或带空格的路径会让后面装库、导 Gerber 时出一些莫名其妙的问题。在左侧 Projects 面板里右键项目名Add New to Project » Schematic按CtrlS存成.SchDoc。双击打开原理图Design » Document Options把下面几项按表设好。选项位置建议值作用Sheet SizeDesign » Document OptionsA4打印和导 PDF 的纸面Standard同上A4标题栏样式Snap Grid同上10 mil拖动、放置元件时的步进Visible Grid同上10 mil屏幕上显示的点阵Electrical Grid同上10 mil连线时自动吸附到引脚的范围为什么是 10 mil 而不是 1 mm绝大多数直插和贴片器件的引脚间距是 100 mil2.54 mm用 10 mil 做捕捉栅格所有引脚刚好落在栅格点上连线时一端点下去就是准的。换成毫米制100 mil 2.54 mm 除不尽线头会差半格屏幕上贴着引脚实际是断开的——这是新手最常见的错误之一编译不报导入 PCB 少一根线。接着Tools » Preferences快捷键T, P里把Schematic » General下的 Auto Pan 打开一点Schematic » Grids里把 Auto Zoom 调小。这两个不是必需但图纸大了以后滚动和缩放会舒服很多。2.2 元件从哪来本地库、集成库与内容库的取舍原理图里一个电阻在软件里其实是三件东西符号.SchLib、封装.PcbLib、参数阻值、精度、供应商料号。三者缺一个到 PCB 那一步都会卡住。教程把元件来源分成三类选哪种取决于你手头有什么、以及这个板子要不要给别人维护。来源文件格式优点短板本地原理图库.SchLib.PcbLib完全可控改起来直接自己画慢集成库.IntLib由.LibPkg编译符号封装参数打包便携改要回源码重新编译在线元件库云端无本地文件现成封装和供应商链接需要网络检索速度看情况集成库是怎么来的把一个.LibPkg库包项目打开里面挂上原理图库和 PCB 库Project » Compile Integrated Library编译过程会顺带检查缺封装、原理图引脚数和 PCB 焊盘数不匹配这类问题。这一步其实是个白捡的检查我一般会顺手编译一次比后面在 PCB 里发现少个焊盘省事得多。操作步骤Panels » Components打开元件面板18 版起老的 Libraries 面板功能被它接走了一部分。在面板顶部的搜索框里输入型号比如2N3904把范围切到All或者你装好的库。找到目标后双击或者拖到原理图里。需要装本地库的话点面板右上角的下拉菜单里的File-based Libraries PreferencesInstall选.IntLib或.SchLib。注意从在线库拖下来的元件符号和封装是绑定的但参数里的供应商料号不一定对得上你实际采购的那颗。要用在正式项目上双击元件把Comment、Value、Footprint三项对一遍比在 BOM 阶段返工便宜得多。2.3 连线、网络标签与电源端口的选择顺序原理图里画的那根线Wire本身只是图形真正决定电气连接的是网络名。没起名的 Wire 会被软件自动分配一个NetCxx之类的编号两个引脚连在一起算同一个网但只要中间断了一丝就变成两个网编译时不一定报错等导入 PCB 才发现少了一根。工具的选择有个大致优先级对象快捷键用在哪WireP, W同一页内两个引脚之间Net LabelP, N给一段线起名跨页同名即连接PortP, R跨图纸连接会显示在图纸边框上Power PortP, OVCC、GND 这类全局网络操作上先用P, W从一只三极管的基极拉线到另一只的集电极再用P, N放一个网络标签注意标签的锚点那个小方块必须压在导线上浮在空白处是不产生连接的而且软件不会提醒你。双击标签改名字习惯上用Q1_B、Q2_C这种带器件位号的命名后面排查时一眼能看出是哪个点。电源端口和网络标签的区别只有一条电源端口是全局的不管在哪个图页、哪个位置名字相同就直连网络标签只在同一页或者通过端口跨页有效。这套教程用的是单页小电路两者混着用也不会立刻出事但一旦换到多页项目混用就是灾难。2.4 编译与电气检查错误报告、连接矩阵怎么调Project » Project Options快捷键C, O里有三个页签决定“编译有多严”这是整套教程里信息密度最高的一节也是最容易被跳过的一节。第一个是Error Reporting它决定每一类问题报不报、报成什么级别。列表里常见的有Nets with only one pin一个网络只有一个引脚、Duplicate Net Names重名网络、Unconnected pins。默认很多项是 Warning如果你想让它们拦住你就改成Error反过来像Pin not connected这种在你确认过的悬空引脚上可以改成No Report省得刷屏。第二个是Connection Matrix行列交叉的方格代表两种引脚类型相接时的判定绿色不报、黄色警告、红色致命。最典型的一格是Output Pin接Output Pin——两个输出顶在一起正常人不会这么干但如果封装画错或引脚定义反了这一格能第一时间抓住。第三个是Comparator它决定原理图和 PCB 之间哪些差异需要同步。这一页的内容在下一章导入 PCB 时才真正起作用但最好现在就看一眼特别是Different Net Name和Different Component Footprint这两项要确保它们是勾上的。设置完Project » Compile PCB Project xxx结果都在Panels » Messages里。双击任意一条视图会直接跳到出问题的位置。这个面板空着说明原理图这一关过了可以进 PCB。3. 从原理图转 PCB板框、层栈与设计规则的具体参数原理图编译通过只是纸面过关PCB 那一侧还有一整套自己的坐标系和规则体系。这一章的几个动作顺序错了会反复返工先定板框还是先导元件、先设规则还是先布线答案都在下面。3.1 导入变更ECOValidate 与 Execute 各管什么原理图给 PCB 的东西只有两样元件带封装名和网络表。中间靠一个叫 Engineering Change Order 的对话框传过去它把“要新增一个元件”“要新增一个网络”这类动作列成一张清单。操作步骤先保存原理图养成习惯没存盘的改动不会进 ECO。右键项目Add New to Project » PCB存成.PcbDoc。打开 PCB 文件Design » Import Changes From xxx.PrjPcb。弹窗里先点Validate Changes看Status列是不是全绿。这一步只做合法性检查封装文件在不在、位号有没有重名、网络有没有冲突。红了就说明原理图那边还有问题回去改别硬点下一步。全绿之后点Execute Changes这才是真正把元件和网络写进 PCB 文件。Close关掉对话框。注意对话框左下有个Add Rooms选项。勾上以后软件会按原理图页生成一个同名的 Room一个矩形框元件被“装”在框里拖动框会整体移动。小项目里这往往是干扰——你想单独挪一个元件结果整框跟着动。教程这个多谐振荡器规模小取消勾选更省事。3.2 板框形状、原点与栅格机械层画线再定义板形板框的画法有两种教程推荐第二种因为它可修改、可复现。第一种是Design » Board Shape » Redefine Board Shape直接拖着鼠标画一个矩形快但后期想改成带缺口的异形板就得推倒重来。第二种是在机械层上画轮廓按Q在 mm 和 mil 之间切单位小板上用 mm 更直观。Edit » Origin » Set把原点打在板框左下角。这样后面所有元件坐标都是正数读起来不别扭。在Mechanical 1层或者 Keep-Out 层用Place » Line画一圈闭合的线四条边首尾相接必须闭合。选中这四条线Design » Board Shape » Define from Selected Objects板子的形状就被这个轮廓接管了。栅格按CtrlG打开 Grid EditorSnap Grid 设 1 mm 或者 5 mil。板子小、器件密的时候临时切到 1 mil 微调调完再切回来不然拖动元件会到处乱跳。3.3 层栈管理器两层板够不够什么时候加四层Design » Layer Stack Manager打开层叠管理器。默认是两层板结构Top Layer、Bottom Layer再加一个 Multi-Layer通孔层。结构组成板厚铜厚适用两层板Top Bottom1.6 mm1 oz低速、器件少、成本敏感四层板Top GND 平面 电源层 Bottom1.6 mm外层 1 oz / 内层 0.5 oz有完整地平面需求、BGA、阻抗控制教程这个多谐振荡器两层板完全够跑。什么时候该上四层时钟上到几十兆以上、有 BGA 或者细间距 QFN、需要控制阻抗、以及布线条数多到两层挤不下。加内层时注意区分Add Layer信号层正片和Add Plane平面层负片GND 一般用 Plane因为它整层铺满、不需要走线回流路径最干净。3.4 设计规则间距、线宽、过孔与丝印阻焊的常用值Design » RulesD, R打开规则编辑器左树按类别分层。规则的意义在于布线时软件实时按它拦你DRC 时按它判定违规。规则设得太松画出来的板厂做不了设得太紧自己被自己拦死。规则位置常用值说明ClearanceElectrical10 mil导线到导线、焊盘到焊盘的最小距离WidthRoutingMin 10 / Preferred 12 / Max 50 mil普通信号线Routing Via StyleRouting外径 0.6 mm / 钻孔 0.3 mm常规过孔Solder Mask ExpansionMask4 mil阻焊开窗比焊盘大多少Silk To Solder MaskManufacturing0 mil丝印到阻焊开窗的最小距离Silk To SilkManufacturing0 mil丝印文字之间的最小距离每个规则都可以绑定作用域All、某个 Net、某个 Net Class或者一段 Query 语句。绑定得越细越不容易误伤。还有一个容易被忽略的按钮叫Rule Priorities一个对象同时匹配多条规则时取优先级最高的那条。后面第五章里“明明没问题却一直报”的情况一大半出在这里。4. 布局与交互式布线把多谐振荡器布到能过 DRC规则设完真正的体力活才开始。这一章讲的是手上的动作元件怎么摆、线怎么走、铜怎么铺、3D 里怎么验。动作本身不难难的是每一步背后该看什么。4.1 元件定位选项与 Room 的处理布局的顺序基本固定先放连接器和对外接口再放主芯片或有源器件最后放电阻电容这种被动件。原因是接口位置被机械结构锁死主芯片的引脚又决定周边器件的朝向反过来做就会一直挪。操作上拖动元件按空格键旋转 90°按住空格不放是继续转。选中多个元件Edit » Align » Align或者右键菜单里的 Align做左对齐、等间距。细调的时候把 Snap Grid 切小比如 1 mil摆完再切回 1 mm。如果导入时勾了Add Rooms会看到一个和原理图页同名的矩形框。不想要就右键删掉或者Tools » Component Placement » Arrange Within Room让它自动把元件塞进去再删框。Room 在多通道设计里很好用一个通道画完其他通道自动复制布局单页小电路纯属累赘。布局阶段要看的是电源和地尽量靠一起、去耦电容紧贴芯片电源脚、发热器件别贴着对温度敏感的元件、连接器开口方向朝板边。这几点教程没逐条强调但它是板上最基本的常识早点摆对比后面靠改线补救便宜。4.2 交互式布线的快捷键与拐角模式布线用Place » Interactive RoutingP, T这是全程用得最多的命令。点住引脚开始走走线过程中有几个键必须肌肉记忆动作快捷键说明开始布线P, T点引脚或焊盘起笔切换拐角方向空格拐角朝内还是朝外切换拐角模式Shift 空格45°、90°、任意角、圆弧之间循环打孔换层小键盘*自动插入一个过孔并切层临时改线宽Tab只对当前这一笔有效结束当前走线右键 或Esc右键是走完Esc 是放弃有一个词经常被提到——玄学。布线时的“推挤”就是这样数字键1、2、3在几种走线模式之间切一种是无视障碍硬穿一种是绕开一种是推着已有的线走。推挤模式下你走的线会把旁边的线顶开看起来像有生命一样。用得好省一半时间用不好会把已经调好的线全推乱所以推挤完一定要回看一遍。Tab改的线宽只作用于当前这一笔想让整块板的信号线都变得回Design » Rules » Width改 Preferred 值。这是两个完全不同的层级混了就白改。4.3 铺铜与回流路径GND 多边形怎么设铺铜用Place » Polygon Pour或者P, G。弹窗里选网络GND、图层一般是 Bottom、填个名字确定之后沿着板框内缩一圈画闭合轮廓右键退出软件自动填铜。几个属性要留意Remove Dead Copper去掉和主地不连通的孤岛铜。孤岛铜在天线效应上是负资产勾上。Pour Over All Same Net Objects同网络的焊盘直接实心连上。不勾的话GND 焊盘会通过四根细颈热焊盘连接手工焊接时散热慢一点好焊回流焊则实心更稳。铺铜优先级多层都有铺铜时数字大的先铺。铺完铜要Tools » Polygon Pours » Repour All重铺一次。改动过走线、挪过元件之后铜的形状不会自动更新这是后面 DRC 假报错的头号来源。为什么铺铜一是给地一个低阻抗回路二是平衡蚀刻时的铜分布三是散热。前提是地线网络本身已经走通靠着铺铜去“补”没连上的地只会得到一堆孤岛。4.4 3D 视图验证与元件高度冲突按数字键3切到三维视图按住Shift加鼠标右键拖动是旋转右键拖动是平移按0重置视角。L键打开 View Configuration里面可以控制 3D 体、丝印、阻焊层的显示。3D 里主要看三件事元件之间有没有高度冲突比如电解电容压在芯片上方、连接器开口方向对不对、板子装进外壳后有没有干涉。教程里专门有一节讲“在 3D 中工作的技巧”核心就是怎么快速切回 2D再按一次2就回去了。这一步花不了两分钟但能挡掉一类返工——那种板子做回来才发现装不进去的情况代价是整批板。5. 排查与避坑编译、导入、DRC 三类高频报错的定位下面这几条都是照着教程走一遍时非常容易遇到的每条按现象、原因、解决写。看到相似的症状直接对号入座比一句句读报错快。5.1 编译阶段网络名不一致与未连接引脚现象一原理图上明明连了线编译后 Messages 里报Net xxx has only one pin。原因导线和引脚之间差了一个栅格视觉上贴着电气上没连上或者网络标签浮在空白处锚点没压到导线上。解决把 Snap Grid 切回 10 mil重新拉一遍这段线选中网络让它高亮端点在哪一目了然。养成习惯——放完网络标签双击它看一眼属性里的坐标是不是落在某条线的端点上。现象二GND 到处都放了电源端口编译不报错导入 PCB 之后却发现很多该连的没连。原因有的地方用了 Power PortGND有的地方图省事用 Net Label 写了GNDD或者GND_1。名字不同就是两个网软件不会替你合并。解决全图搜索一遍网络名统一成一个。多页项目里电源网络统一走 Power Port不要用 Net Label 代替。5.2 导入 PCB 后元件堆叠与封装缺失现象三ECO 执行完所有元件挤在原点附近的一小块区域里或者干脆全叠在一起。原因原理图里的元件没有指定 Footprint导入时找不到封装只能丢在原点另一种可能是没勾 Add Rooms元件没有初始分布区域。解决回原理图双击每个元件看Footprint栏是不是空的空的就从库里补一个如果只是分布问题勾上 Add Rooms 重新导入或者Tools » Component Placement » Arrange Within Room让软件先摆一遍再手动调整。现象四ECO 的Validate Changes里出现红色的Footprint Not Found。原因封装名拼错或者这个封装所在的库根本没装进工程。解决先在Panels » Components里按封装名搜一下确认库里有没有有的库装了但工程没引用去File-based Libraries Preferences里把对应的.PcbLib加进来。5.3 DRC 阶段阻焊、丝印到阻焊、规则优先级现象五DRC 报一片Solder Mask Violation但目视焊盘之间距离挺宽。原因Solder Mask Expansion默认是 4 mil也就是每个焊盘的阻焊开窗比焊盘本身大 4 mil两个焊盘各自向外扩实际间隙比看到的铜间距小 8 mil。板边附近的焊盘还会额外触发板边间距规则。解决Design » Rules » Mask » Solder Mask Expansion调小到 2 mil多数板厂能做到焊盘离板边的把板框往外扩留至少 0.5 mm 的工艺边。现象六位号丝印看着明明在空白处DRC 偏说Silk To Solder Mask Clearance不够。原因这条规则判定的是丝印到“阻焊开窗边界”的距离不是到铜皮的距离。开窗已经扩了 4 mil丝印再靠近一点就压线了。另一种可能是封装库里画的丝印本来就在焊盘上属于源头问题。解决规则里把Silk To Solder Mask设成 0 或者按板厂要求设 2 mil同时回封装库把位号丝印挪开两边一起改才根治。6. 输出制造文件Gerber、BOM 与输出作业的配置清单板子画完、DRC 清零最后一步是打包给板厂和贴片厂。这一步我吃过亏手工一个个导 Gerber漏了一层 Overlay板子回来没有丝印五位数的模具费打水漂。后来改用输出作业文件Output Job一次配置以后每个项目复制一份改改就行。操作路径右键项目Add New to Project » Output Job File或者File » New » Output Job File。打开后在左侧Fabrication Outputs下右键Add New » Gerber Files再依次加NC Drill Files、Report Outputs » Bill of Materials、Assembly Outputs » Assembly Drawings。输出项关键参数常用值Gerber Files单位 / 格式Millimeters / 2:5Gerber 层选择层组合Top、Bottom、Top Overlay、Bottom Overlay、Keep-OutNC Drill Files单位 / 格式Millimeters / 2:5前导零省略Bill of Materials分组列Comment、Footprint、DesignatorBOM 输出格式文件类型CSV 或 XLSXAssembly Drawings层组合 / 输出Top Overlay Top PastePDF几个细节值得单独拎出来。Gerber 的格式2:5表示整数 2 位、小数 5 位精度比2:4高板厂普遍接受单位和板厂确认一次mm 和 inch 混用是低级但高频的错误。层选择里千万别漏Top Overlay和Bottom Overlay丝印层不在 Gerber 里板子回来就是白板。NC Drill 的前导零和后导零设置要和板厂的 CAM 系统对得上对不上会出现孔位偏移这类问题看文件是看不出来的。BOM 那一步Grouped Columns里把Comment、Footprint、Designator三列勾上导出的表里同一型号的元件会合并成一行Designator 列用逗号列出所有位号贴片厂直接能读。缺了 Designator 列贴片厂要你重发。最后是我自己的习惯从那以后每次导完 Gerber我都会把输出文件夹里的层数点一遍和板子的层数对得上才打包发出去宁可多花三分钟也不愿意再收一次没有丝印的板子。这套流程看着笨但它挡掉的是那种没法补救的错。希望帮到你。本文还有配套的精品资源点击获取