STM32驱动AD9850：低成本DDS信号源与扫频实践

简介围绕正点原子STM32精英板与AD9850 DDS芯片的波形发生器工程资料面向具备一定嵌入式基础的电子工程师、高校学生及信号处理、通信实验教学人员用于解决STM32驱动AD9850输出正弦波、方波、三角波等常见波形的软硬件实现问题。压缩包共200个文件、约5.34MB以34个c源文件与37个h头文件为主体配合37个o目标文件、36个crf浏览索引、d依赖文件及uvprojx、uvoptx工程配置另有hex烧录文件、map映射表与sct分散加载文件覆盖外设驱动、定时器配置与串口通信等模块。已有3403人学习。读者可获得可直接编译的Keil工程、STM32与AD9850的接口时序实现、频率控制字计算与波形切换逻辑以及链接脚本、编译产物等调试参考便于快速复现实验并按需调整输出频率与波形类型。1. 用一块闲置开发板驱动 AD9850把信号源的成本降下来前几天帮朋友调试一个自制带通滤波器需要一台能从头扫到尾的信号源。台式信号发生器申请流程走了两周还没批下来我从柜子里翻出一块闲置很久的 STM32F103ZET6 精英板和一片十几块钱的 AD9850 DDS 模块从接线到出波用了不到一个下午。这就是 STM32 配 AD9850 这个组合最典型的用途用一块通用开发板靠四根普通 GPIO 模拟串行时序驱动 AD9850 内部 32 位频率累加器输出分辨率为 0.0291Hz、上限几十兆的正弦波和方波。适合做课设、毕设、实验室自建信号源以及想弄明白 DDS 到底怎么算频率、又不想动 FPGA 的人。下面按接线、工程结构、驱动核心、避坑、二次改造的顺序把这套东西从头到尾拆解一遍。2. 硬件与频率AD9850 的引脚、供电和上限2.1 模块上两排排针里真正要接的只有六根市面上常见的 AD9850 DDS 模块板子上一般包含这几个部分AD9850 芯片本体、一颗 125MHz 有源晶振、一个五阶或七阶低通滤波器、两路正弦电流输出经过电阻转换成的电压输出还有一路经内部比较器整形出来的方波。排针分两组一组是控制侧VCC、GND、D0~D7、DATA、W_CLK、FQ_UD、RESET一组是输出侧两路正弦、一路方波。AD9850 支持并行和串行两种控制字装载方式。并行模式占用 8 根数据线加 W_CLK、FQ_UD一次 40 位控制字只要 5 个 W_CLK 周期就能写完速度快、适合做快速跳频串行模式只用 DATA、W_CLK、FQ_UD、RESET 四根线代价是每次更新要依次写入 40 个时钟。做信号源这种应用频率切换是毫秒级甚至秒级的事四根线换来的布线简洁和方便跨平台复现显然更划算这基本是同类项目的常见做法。接线对应关系如下具体引脚号可以按自己板子的空闲 IO 改宏定义集中放在头文件里就行模块丝印方向接到开发板说明VCC电源输入5V板载有源晶振要 5V接 3.3V 大概率不起振GND地GND必须和开发板共地尽量就近接D0~D7输入悬空不接串行模式下这 8 根完全不用DATA输入PE3串行数据LSB 优先W_CLK输入PE4上升沿采样 DATAFQ_UD输入PE5上升沿把 40 位寄存器整体送到输出RESET输入PE6复位内部移位寄存器指针OUT1/OUT2输出示波器两路互补正弦差分用更好方波输出输出示波器比较器整形幅度接近 TTL输出侧要注意一点OUT1 和 OUT2 是一对互补的电流型输出模块上用电阻转成了电压单端直接测也能看但如果你要低失真最好用差分探头或者后面接一级差分转单端的运放把两路相减。单端测出来的波形在频率较高时会明显看到偶次谐波和直流偏置。2.2 供电和电平最容易出问题的地方模块标称 5V 供电这个 5V 主要不是给 AD9850 数字部分用的而是给板载那颗 125MHz 有源晶振用的。很多人图省事把 VCC 接到开发板的 3.3V 排针上结果示波器上什么都没有或者只有一点杂波因为晶振根本没起振AD9850 没有时钟内部累加器不工作自然也就没有输出。这种问题排查起来通常要花很久因为你会本能地怀疑代码时序写错了而不是先去看晶振有没有输出。电平方向反过来倒是问题不大。AD9850 的数字输入是 5V CMOS 电平输入高电平门限在 2.4V 上下STM32 的 3.3V 推挽输出直推 DATA、W_CLK、FQ_UD、RESET 这四根线实测能稳定识别模块上一般也没做电平转换芯片。如果你特别在意裕量或者线拉得比较长中间加一片 74LVC245 做缓冲会更稳妥注意方向要设对。地线也值得单独说一句。DDS 输出的是几十兆的模拟信号如果模块的 GND 和开发板的 GND 之间拉了一根二十厘米的杜邦线这根线本身就是个电感高频回流路径被拉长输出波形上会叠一层说不清来源的毛刺。我一般把模块直接插在开发板排针旁边用最短的线输出用同轴或者短探针测。2.3 0.0291Hz 的分辨率是怎么算出来的AD9850 内部是一个 32 位相位累加器加一张正弦查找表。每个时钟周期累加器加上一个频率控制字Frequency Tuning WordFTW累加器的高位作为地址去查表输出对应的正弦幅度。输出频率和频率控制字的关系是f_out FTW × f_clk / 2^32反过来要输出某个频率就得先算出控制字FTW f_out × 2^32 / f_clk模块上的晶振是 125MHz2^32 4294967296所以最小频率步进是 125000000 / 4294967296 ≈ 0.0291Hz。这个数字是 AD9850 最吸引人的地方——一个十几块钱的模块频率分辨率比很多台式信号发生器还细。几个典型频点对应的控制字如下目标频率频率控制字十进制实际输出1 kHz34359999.9785 Hz100 kHz3435974100.0000 kHz1 MHz343597381.0000000 MHz10 MHz34359738310.000000 MHz40 MHz137438953440.000000 MHz会注意到 1kHz 那一行的实际输出是 999.9785Hz差了 0.02Hz。这不是算错了是 34359.738 这个数被截断成整数带来的量化误差频率越低相对误差越大但绝对值始终在 0.03Hz 以内。如果你的应用对低频精度敏感可以在算控制字的时候加 0.5 做四舍五入能把误差压到 ±0.015Hz。上限方面理论最大输出是 f_clk/2 62.5MHz但实际使用中建议不要超过 40MHz。原因有三个输出本质上是采样保持的阶梯正弦镜像频率落在 f_clk − f_out 处必须靠低通滤波器滤掉而模块上那颗 LPF 的截止频率一般就设计在 40MHz 左右超过截止频率之后镜像分量开始进入通带示波器上看到的就不再是干净正弦而是一堆台阶另外 AD9850 内部 DAC 的建立时间也限制了高频段的幅度平坦度30MHz 以上幅度会明显往下掉。方波那一路受内部比较器带宽限制一般到 20~30MHz 边沿就开始变缓、占空比失真这个属于器件本身的特性不是代码问题。3. 工程结构从模板工程到驱动分层3.1 目录树和每个文件夹的职责这类项目最省事的做法是直接拿开发板厂商提供的标准库工程模板来改模板里已经带好了启动文件、CMSIS 内核文件、SysTick 延时和串口初始化把这些重新配一遍纯属浪费时间。在模板基础上加一个硬件驱动目录把 AD9850 相关的东西全部塞进去主函数里只留业务逻辑后面要换 IO 或者换芯片只动一个目录。目录结构大致是这样路径职责改动频率CORE/CMSIS 内核文件、启动汇编基本不动SYSTEM/delay/SysTick 微秒/毫秒延时基本不动SYSTEM/usart/串口初始化和 printf 重定向调试期常用HARDWARE/ad9850/AD9850 驱动本项目的核心常改HARDWARE/key/按键扫描可选按需USER/main.c调频逻辑、扫频逻辑常改OBJ/编译中间文件和 hex不管关键是把“硬件相关的宏”和“协议相关的逻辑”彻底分开。ad9850.h 里只放引脚定义、时钟常量、函数声明ad9850.c 里只放时序和算法不出现任何跟具体引脚号有关的字面量。这样以后把模块从 PE 口挪到 PB 口或者换一块 F4 的板子改两行宏定义就完事不用满工程搜GPIO_Pin_3。3.2 GPIO 初始化四根线全配推挽输出// ad9850.h —— 所有硬件差异集中在这里 #ifndef __AD9850_H #define __AD9850_H #include sys.h #define AD9850_PORT GPIOE #define AD9850_RCC RCC_APB2Periph_GPIOE #define AD9850_DATA_PIN GPIO_Pin_3 // 串行数据 #define AD9850_WCLK_PIN GPIO_Pin_4 // 移位时钟 #define AD9850_FQUD_PIN GPIO_Pin_5 // 锁存 #define AD9850_RESET_PIN GPIO_Pin_6 // 复位 #define DATA_H() GPIO_SetBits(AD9850_PORT, AD9850_DATA_PIN) #define DATA_L() GPIO_ResetBits(AD9850_PORT, AD9850_DATA_PIN) #define WCLK_H() GPIO_SetBits(AD9850_PORT, AD9850_WCLK_PIN) #define WCLK_L() GPIO_ResetBits(AD9850_PORT, AD9850_WCLK_PIN) #define FQUD_H() GPIO_SetBits(AD9850_PORT, AD9850_FQUD_PIN) #define FQUD_L() GPIO_ResetBits(AD9850_PORT, AD9850_FQUD_PIN) #define RESET_H() GPIO_SetBits(AD9850_PORT, AD9850_RESET_PIN) #define RESET_L() GPIO_ResetBits(AD9850_PORT, AD9850_RESET_PIN) // 模块上的有源晶振频率换模块第一件事就是改这里 #define AD9850_CLK_HZ 125000000.0 void AD9850_Init(void); void AD9850_SetFrequency(double freq_hz); #endif这段宏定义看着朴素但把三个东西固定住了端口号、引脚号、晶振频率。晶振频率尤其重要市面上除了 125MHz 版本还有 180MHz 的 AD9851 模块两者外观几乎一样引脚也兼容唯一的区别是 AD9851 内部带 6 倍频、控制字要按 180MHz 算还要在控制字节里打开 REFCLK 倍频位。如果拿 AD9851 的模块按 125MHz 算输出频率会比设定值低 30% 左右反过来则偏高很容易怀疑到时序上。初始化函数void AD9850_Init(void) { GPIO_InitTypeDef gpio; RCC_APB2PeriphClockCmd(AD9850_RCC, ENABLE); gpio.GPIO_Mode GPIO_Mode_Out_PP; // 四根线全是推挽输出 gpio.GPIO_Speed GPIO_Speed_50MHz; // 速度档位拉满边沿更陡 gpio.GPIO_Pin AD9850_DATA_PIN | AD9850_WCLK_PIN | AD9850_FQUD_PIN | AD9850_RESET_PIN; GPIO_Init(AD9850_PORT, gpio); AD9850_Reset(); // 先复位再给频率 AD9850_SetFrequency(1000.0); // 上电先输出 1kHz示波器好找 }参数上没什么玄学模式必须选推挽输出GPIO_Mode_Out_PP开漏的话高电平上不去AD9850 认不到速度档位选 50MHz是因为虽然我们靠软件延时控制时序但边沿越陡采样时刻越确定抗干扰也越好。如果换成 HAL 写法就是把这一段翻译成__HAL_RCC_GPIOE_CLK_ENABLE()加HAL_GPIO_Init()Mode填GPIO_MODE_OUTPUT_PPSpeed填GPIO_SPEED_FREQ_HIGH逻辑完全一样。3.3 上电初始化序列为什么必须先复位再补时钟AD9850 内部有两个 40 位寄存器一个是串行移位寄存器负责一位一位接收数据一个是输入寄存器负责把接收完的 40 位一起送给 DAC。W_CLK 的上升沿把 DATA 上的电平推进移位寄存器攒满 40 位之后FQ_UD 的上升沿把移位寄存器的内容整体搬到输入寄存器并立即生效。RESET 的作用只是把移位寄存器的位指针清零它不会清掉已经生效的频率值。问题在于如果上电的时候指针停在一个不确定的位置比如上一次调试打断了写入你后面老老实实打 40 个时钟这 40 位就会被拆成两半一半进的是残留数据的尾部一半是新数据最后的频率值完全不对而且换几个频率值试还是不对非常迷惑。所以复位序列必须写扎实static void AD9850_Reset(void) { RESET_H(); delay_us(10); // 手册要求大于 2 个 W_CLK 周期这里给足 10us RESET_L(); delay_us(1); WCLK_H(); // 复位后补一个时钟沿把移位寄存器指针彻底归零 delay_us(1); WCLK_L(); delay_us(1); FQUD_H(); // 空打一次锁存让输入寄存器回到已知状态 delay_us(1); FQUD_L(); delay_us(10); }三步各有各的道理RESET 那一下保证指针归零补的那个 W_CLK 是把可能卡在移位寄存器里的残留位推出去很多网上流传的代码把这步省了短时间反复上电就会偶尔不出波最后空打一次 FQ_UD 是为了让输入寄存器也进入确定状态虽然多数情况下频率马上就会被新值覆盖但在“上电先输出 1kHz 让人找波形”这个场景里多这一步能省掉一次“上电是一片噪声”的困惑。4. 核心驱动40 位控制字怎么拼、频率怎么算4.1 写一个字节LSB 优先上升沿采样static void AD9850_WriteByte(uint8_t dat) { uint8_t i; for (i 0; i 8; i) { if (dat 0x01) DATA_H(); else DATA_L(); WCLK_H(); // 上升沿AD9850 在这里采样 DATA __nop(); __nop(); // 72MHz 下两个 NOP 约 28ns建立/保持时间绰绰有余 WCLK_L(); __nop(); dat 1; // 低位先发别写成 dat 1 } }这段是整个驱动里最容易写错的地方两个点第一AD9850 的串行口是 LSB 优先也就是先发 bit0最后发 bit7跟 SPI 的常见习惯相反写成高位优先代码能编译能跑、示波器上也有波但频率值完全对不上你会以为是频率公式算错了实际上数据都被当成另一个数了第二采样发生在 W_CLK 的上升沿所以必须先准备好 DATA 再拉高 W_CLK顺序颠倒的话采到的是上一位的值输出频率会整体错位。时序余量方面AD9850 手册要求的 W_CLK 高低电平宽度都在纳秒量级72MHz 主频下 GPIO 翻转本身加上几个__nop()就满足了不需要动用定时器或者硬件 SPI。当然如果你嫌软件延时占 CPU用 SPI1 的硬件时序去发也是可以的把dat 1改成dat 1配合 SPI 的 MSB 优先或者配置 SPI 成 LSB 优先都行前提是时钟分频别设太快先降到几百 kHz 调通再往上提。4.2 频率字拼接和第五个字节void AD9850_SetFrequency(double freq_hz) { uint64_t ftw; uint8_t phase 0; // 0~31每级 11.25 度 if (freq_hz 0.0) freq_hz 0.0; if (freq_hz AD9850_CLK_HZ / 2.0) freq_hz AD9850_CLK_HZ / 2.0; // 用 64 位中间量float 在 40MHz 附近的有效位只有几 Hz会吃掉低频精度 ftw (uint64_t)((freq_hz * 4294967296.0) / AD9850_CLK_HZ); AD9850_WriteByte((uint8_t)( ftw 0xFF)); // bit0 ~ bit7 AD9850_WriteByte((uint8_t)((ftw 8) 0xFF)); // bit8 ~ bit15 AD9850_WriteByte((uint8_t)((ftw 16) 0xFF)); // bit16 ~ bit23 AD9850_WriteByte((uint8_t)((ftw 24) 0xFF)); // bit24 ~ bit31 AD9850_WriteByte((uint8_t)(phase 3)); // 第五字节相位 控制位 FQUD_H(); // 锁存40 位一起生效输出频率在这一刻跳变 __nop(); __nop(); FQUD_L(); }几个参数值得说清楚。4294967296.0就是 2^32写成字面量比写pow(2,32)省事也不会有浮点误差。中间量必须用 64 位因为 40MHz 对应的控制字是 13.7 亿虽然刚好在 uint32 范围内但计算过程40e6 × 4.29e9会溢出 32 位用 float 又会在高频率段丢掉低位最终表现是低频段调得挺准、高频段总是差几百赫兹。double 在 STM32F103 上是软件浮点算一次大概几十微秒放在秒级调频的应用里完全可以接受如果要做微秒级跳频就改成预先算好的常量表别在中断里做浮点。第五个字节是最容易让人纠结的地方。40 位控制字里前 32 位是频率字剩下 8 位里塞了 5 位相位和 2 位控制位掉电、倍频还有 1 位保留。不同来源的例程在这一字节的位定义上确实有出入有的写phase 3有的写phase 2。我的处理办法是如果不需要精确相位这一字节直接写0x00输出照样正常先把波形调出来再说如果要做相位扫描或者正交输出就照着手上那份 AD9850 手册的 40 位定义一位一位对过去别抄别人的值。4.3 主循环串口加减号调频示波器上立刻能看到int main(void) { double freq 1000.0; char cmd; delay_init(); // SysTick 1ms模板自带 uart_init(115200); AD9850_Init(); printf(AD9850 ready, fout %.3f Hz\r\n, freq); while (1) { cmd uart_get_char(); // 自己封一个阻塞读超时就返回 0 if (cmd ) freq * 1.1; if (cmd -) freq / 1.1; if (freq 1.0) freq 1.0; if (freq 40e6) freq 40e6; if (cmd || cmd -) { AD9850_SetFrequency(freq); printf(set %.3f Hz\r\n, freq); } delay_ms(10); } }为什么第一版验证用串口而不是按键因为按键要处理消抖、要区分长短按一堆和核心功能无关的代码会把问题搅浑。串口发一个加号、示波器上频率立刻往上跳一档这一来一回就证明了“控制字算法正确 时序正确 锁存正确”三件事同时成立。等到波形稳定了再把这段换成按键扫描或者编码器出问题的时候也能确定是新加的代码引起的。范围钳位那两行也别省。freq * 1.1连按十几次就会冲到几十兆超过 62.5MHz 之后算出来的控制字会溢出 32 位被截断成一个很小的值表现出来就是“按着按着频率突然掉回几千赫兹”第一次遇到会以为程序跑飞了。5. 避坑与排查调不出来先看这几处5.1 示波器上什么都没有只有一条直线现象上电、烧录、代码跑起来了串口也在打印但探头夹在 OUT1 上什么都看不到。 原因模块 VCC 接的是 3.3V板载 125MHz 有源晶振没起振AD9850 没有时钟累加器不跑DAC 输出恒定。 解决把 VCC 挪到开发板的 5V 排针上量一下模块 VCC 对 GND 是不是 5V。顺带量一下晶振输出脚正常应该能看到 125MHz 左右的波形普通示波器带宽不够的话至少能看到幅度在跳。这一步我建议放在排查流程的第一位比怀疑代码快得多。5.2 有波但频率总是设定值的一半或两倍现象设 1MHz频率计读出 500kHz 或 2MHz波形很干净就是数不对。 原因晶振频率常量写错了。125MHz 模块按 180MHz 算会偏低180MHz 模块AD9851按 125MHz 算会偏高另一种可能是位移方向写反把 LSB 优先写成了 MSB 优先这时频率值会变成一个毫无规律的数不会刚好是倍数关系可以据此区分。 解决先确认模块上晶振的丝印再把AD9850_CLK_HZ改成实测值。有频率计的话输出 1MHz 测一下实际值反推真实晶振频率比如测到 999998.7Hz说明晶振实际是 124.99984MHz把这个值填回宏定义全频段误差都能压下去。5.3 改代码没反应输出永远是上一次的值现象改了AD9850_SetFrequency(2000.0)里的参数重新编译烧录示波器上还是 1kHz。 原因FQ_UD 没给出上升沿或者给了但没拉低。40 位数据进了移位寄存器但没有锁存动作输入寄存器里的值还是旧的。另一种情况是 FQ_UD 被别的外设复用了比如某个板子上这个引脚默认接了别的功能你一初始化就被改回去了。 解决用示波器或者逻辑分析仪挂在 FQ_UD 上看每次调频是不是有一个明显的正脉冲。没有就查代码里FQUD_H()/FQUD_L()是不是成对出现、中间有没有被return提前跳过有脉冲但频率还是不变就查引脚复用把这条 GPIO 的其它复用功能关掉。5.4 上电偶尔正常、偶尔不出波重新烧录又能好现象十次上电有三次是静默的重新按一下复位键就好了很玄学。 原因复位序列不到位移位寄存器的位指针停在上次残留的位置40 位数据被拆开写入。用调试器打断点、单步执行的时候最容易出这个问题因为写入过程被打断了。 解决照 3.3 节的三步走RESET 拉高、拉低、补一个 W_CLK、空打一次 FQ_UD。别嫌麻烦这十行代码能省掉以后所有“为什么偶尔不出波”的追问。另外调试的时候尽量不要在AD9850_WriteByte的循环里下断点。5.5 低频很准高频总是差几百赫兹现象1kHz、10kHz 都对得很准一到 30MHz 以上实测频率总比设定值差一点而且误差随频率增大。 原因频率控制字计算时用了 float。STM32F103 的 float 是单精度24 位有效位30MHz 对应的控制字是 10 亿量级尾数已经被截断量化误差累积到输出上就是几百赫兹。 解决中间量改成double加uint64_t或者干脆用整数运算ftw (uint64_t)(freq_hz * 34.359738368 0.5)把 2^32/125e6 这个常数预先算出来既避免浮点误差也省时间。加 0.5 是做四舍五入比直接截断的误差小一半。6. 二次开发从“能出波”到“能扫频、能校准”把波形调出来只是起点这套东西真正的价值在于改成一台能自动扫频的信号源。最直接的做法是拿一个定时器中断驱动频率步进// TIM3 更新中断1ms 一次1kHz ~ 1MHz 线性扫频 void TIM3_IRQHandler(void) { static uint32_t step 0; if (TIM_GetITStatus(TIM3, TIM_IT_Update) ! RESET) { TIM_ClearITPendingBit(TIM3, TIM_IT_Update); step (step 1) % 1001; AD9850_SetFrequency(1000.0 step * 999.0); // 每毫秒跳 999Hz } }这里有个时序预算要算清楚。一次AD9850_SetFrequency要打 40 个 W_CLK每个时钟带几个 NOP72MHz 下大约几十微秒放在 1ms 的中断里占用不到 5%没问题。但如果把中断周期压到 10μs 以内做快速跳频主循环基本就没时间干别的了这时候要么改成并行模式5 个 W_CLK 写完速度提升 8 倍要么把频率字预先算好存成数组中断里只做移位搬运不碰浮点。几个常见的改造方向和对应对价需求改动位置代价与注意线性/对数扫频定时器中断 频率表对数扫频要预生成表别在中断里算 log频率步进按键主循环 消抖步进值做成 1/10/100/1k 几档更好用幅度调节无AD9850 没有幅度控制只能外接数字电位器或可编程增益放大器FSK 调制AD9850_SetFrequency调用处只写 32 位频率字 FQ_UD别每次都重发相位字节输出校准AD9850_CLK_HZ用频率计实测反推一次性修正常量上位机控制串口协议加个简单的帧头 命令字 校验比裸 ASCII 好维护幅度这一项要特别提醒AD9850 只有电流型输出输出幅度由外接的 Rset 电阻决定写代码是改不了的。想在软件里调幅度必须外加器件——数字电位器串在输出通路上最简单但会引入寄生电容高频段衰减明显讲究一点就用可编程增益放大器或者数控衰减器成本会上去。我见过不少人一上来就想找“AD9850 设置幅度的寄存器本文还有配套的精品资源点击获取