工业控制器数据分级存储方案：EEPROM、NOR Flash与SD卡的选型与实现

每次有人问“工业控制器的数据到底怎么存”我最先反应都是反问一句你说的“数据”是配置参数、固件镜像还是运行日志这三个东西对容量、速度、寿命的要求差得太多硬塞给一种存储介质要么是容量白浪费要么是数据写不进。在我维护的一套 STM32FPGA 双主控通信测试终端上数据被拆成三层分别放进 EEPROM、NOR Flash、SD 卡做成一套可复用的“分级存储”方案。可以这么理解EEPROM 只保存几十到几百字节的关键配置NOR Flash 放下固件和启动镜像SD 卡专门承接几十 MB 到几 GB 的日志和采样数据。三种介质放在一个控制器里不是堆料而是按数据的“生命周期”分配存储任务。这篇硬件篇·12想把选型思路、电路与时序细节、STM32 驱动框架、FPGA 协作方式以及我实际测试中遇到的故障现场完整记录一遍给正在设计工业设备存储系统的朋友一份能直接对照使用的参考。1. 为什么工业控制器必须按数据分级存储1.1 不是所有数据都值得用同一种介质先想一个问题一片容量 256KB 的 EEPROM 和一片 8GB 的 SD 卡价格差几十倍为什么我们不直接全用 SD 卡原因是“存储”不等于“把字节塞进去”还要考虑写寿命、写速度、随机访问能力、掉电可靠性、系统启动依赖度。工业控制器里的数据大致能分成三类。第一类是配置参数比如设备地址、校准系数、通信波特率、告警阈值总量通常只有几十到几百字节但会被反复修改而且每次修改都必须可靠落盘。第二类是固件和升级镜像可能是几百 KB 到几 MB很少被写入但系统启动时依赖它一旦损坏板子就可能变砖。第三类是运行日志、波形采样、统计记录容量可以从几 MB 涨到几 GB写入频率很高需要的是“能存多少存多少”而且最好能拿到 PC 上直接用文件方式查看。EEPROM 的最大优点是字节级可写写寿命通常在 100 万次级别所以它天生适合第一种数据。NOR Flash 读取快支持按字节或者按块随机读很适合存放启动代码但擦除必须按扇区来写寿命一般是十万次级别不适合高频小数据写入。SD 卡容量大、顺序写速度快适合海量日志但它有文件系统开销主控必须跑协议栈而且极端环境下不如 Flash 芯片稳。三种介质各有明显短板单独押注任何一个都是在给后面的项目埋坑。1.2 分级存储的三个常见层级我在项目里把分层固定为“参数层、固件层、日志层”每一层对应一类介质也对应一套独立的管理策略。存储层级典型介质典型容量写入频率主要风险参数层I2C EEPROM如 AT24C32/AT24C2564KB~256KB低频但要求字节级可写频繁改写、掉电写入中断固件层SPI NOR Flash如 W25Q64/W25Q1284MB~64MB极低只在升级时写入升级掉电、擦写失败日志层microSD/TF 卡FAT32/exFAT数 GB 以上高频连续写卡损坏、文件系统错乱、接触不良每次新项目评审存储方案我第一件事就是拿这个表去框需求。如果项目只需要保存参数那就只挂一片 EEPROM没必要硬加 SD 卡。如果项目需要保存升级镜像就在 NOR Flash 里划分独立的 boot 区、app 区和备份区方便回滚。如果项目要求“连续记录 7 天运行数据”SD 卡几乎是唯一现实选择因为用 NOR Flash 存 GB 级数据会直接把成本拉爆。1.3 STM32 与 FPGA 在这套方案里的分工边界双主控架构里最容易出错的地方是职责不清。部分团队习惯让 FPGA 什么都干包括读写 SD 卡部分团队又反过来让 STM32 去搬 FPGA 的高速采样数据结果 CPU 占用率暴高。我的原则是文件系统、参数管理、固件升级这些“慢逻辑”全部交给 STM32FPGA 只干它擅长的“快时序”。具体到本项目STM32 负责三类介质的驱动初始化、开机自检、掉电保存、FATFS 文件系统挂载和升级流程管理。FPGA 负责 AD 采集、接口扩展、数据预处理以及需要高实时性的数据搬运。如果 FPGA 采集到一批数据要落盘流程是先将数据写入 FPGA 内部的 FIFO 或者外挂 PSRAM然后通知 STM32 来取再由 STM32 调用文件系统写入 SD 卡。这么设计看起来多了一层转发实际上规避了在 FPGA 里实现 FATFS 的复杂度工程可靠性反而更高。后面我会单独讲这个数据通路怎么做仲裁。2. 介质选型与硬件电路里的关键点2.1 EEPROM小容量配置参数的最稳载体EEPROM 选型主要看容量和总线接口。工业设备里 I2C 接口的 AT24 系列非常普及地址引脚 A0-A2 可以区分挂在同一条 I2C 总线上的多片设备容量从 2Kbit 到 1Mbit 都有。我常用 AT24C256 或 AT24C512容量 32KB 到 64KB对绝大多数控制器配置绰绰有余。电路设计上有四个细节容易踩坑。第一是 SCL/SDA 上拉电阻一般取 4.7kΩ 到 10kΩI2C 总线速度越高上拉电阻要越小但如果走线长或者挂载设备多上拉太小会把信号拉成缓坡。第二是 WP 写保护脚建议直接接到 GPIO由软件在写入前拉低、写完拉高而不是固定接地。如果 WP 一直接地任何误操作都可能改写配置如果一直接高现场想改参数还得飞线。第三是电源去耦AT24 芯片旁边放一个 0.1uF 陶瓷电容就行但是要注意尽量不要和 STM32 的 VDDA 共用太长的走线避免 ADC 采样受干扰。第四是地址冲突同一条 I2C 总线上挂两片 EEPROM 时地址必须错开否则读写的设备永远只有其中一个在工作。EEPROM 写入有一个所有文档都会提但新手容易忽略的特点页写。AT24C256 这类芯片的页大小通常是 64 字节一次连续写不能跨页跨页时会回卷到当前页起始地址。写参数时要主动按页边界拆分数据避免出现“明明写了 32 字节结果只保留后半段”的灵异现象。2.2 NOR Flash固件分区与启动校验NOR Flash 我选的是 SPI 接口的 W25Q 系列比如 W25Q64/W25Q128原因很简单封装小、引脚少、驱动成熟STM32 的 QSPI 或普通 SPI 都能直接接。并行 NOR 虽然支持 XIP 执行但引脚多、密度低、价格贵在小型工业控制器里性价比不高除非主控对启动速度要求苛刻且必须代码原地执行否则 SPI NOR 足够。电路上有几个关键点。一是 CS、CLK、MOSI、MISO 四根线尽量等长、远离继电器和电机驱动走线因为 Flash 的读时序对噪声比较敏感。二是 WP 和 HOLD 引脚不能悬空W25Q128 的 WP 一般接高、HOLD 接高悬空时芯片容易在强干扰下误进入写保护或者暂停状态。三是 SPI 速率不要一上来就顶到极限QSPI 模式虽然快但不同 Flash 厂商的时序差异较大调试时先跑普通 SPI 模式验证数据正确性再逐步提速。四是分区策略我会在固件区里划分三个区域启动加载区、应用程序区、出厂备份区升级时先写备份区校验通过后再覆盖应用区相当于给固件上一份保险。NOR Flash 的擦写机制也要提前在软件里设计好。它写入前必须先擦除擦除的最小单位是扇区常见扇区大小是 4KB页编程单元是 256 字节。所以在设计固件升级协议时升级包要按扇区对齐组织否则会导致频繁擦写或者部分更新失败。读回校验也必不可少写完一页之后要读回来比对不一致就重写。2.3 SD 卡容量和日志能力的放大器SD 卡是三级存储里容量最大、协议最复杂的一级。STM32 接 SD 卡有两种方式SDIO 模式和 SPI 模式。SDIO 模式速度快但引脚多时序要求高SPI 模式实现简单速度上限虽低但对大多数日志记录场景完全够用。我在工业终端里优先用 SPI 模式因为引脚少还能和 NOR Flash 复用部分 SPI 外设资源软件层也容易调试。SD 卡的电路比 EEPROM 和 NOR Flash 都要小心。卡座的 VDD 供电不要直接接到 MCU 的 3.3V LDO 上因为 SD 卡读写瞬时电流可以达到几十到上百毫安如果 LDO 余量不足电压跌落会导致数据写坏。我一般单独用一个 3.3V 电源轨并加大容量钽电容或者多个陶瓷电容并联。信号线上拉电阻也不能省SD 卡规范和 STM32 参考设计都要求在 CMD、CLK、DATA 线上加 10kΩ 左右上拉卡在未插入或者总线空闲时信号电平才稳定。CLK 线要不要加串联电阻需要看走线长度短距离设计可以不加长排线连接建议在 CLK 串 22Ω 到 33Ω 的电阻能降低反射。文件系统层我用 FatFS格式化用 FAT32。exFAT 也可以但工业设备里的上位机工具兼容性不如 FAT32 稳妥。合理设置扇区对齐和簇大小很重要日志文件按 64KB 对齐写入能显著减少跨簇读写次数延长卡寿命。3. 驱动接口、时序实现与 STM32FPGA 联动3.1 STM32 侧的存储抽象与调用方式STM32 工程里我不会让业务代码直接调 HAL 的 I2C 读写接口或者直接操作 FATFS 文件指针而是封装一个存储抽象层对外提供几个统一接口参数读取、参数保存、日志写入、固件升级写入。这样上层逻辑只需要关心“读参数”不用关心参数到底是存在 EEPROM 还是 NOR Flash 的某个镜像区。以 EEPROM 写参数为例HAL 库的底层我已经调过太多遍关键代码长这样uint8_t EEPROM_Write_Bytes(uint16_t dev_addr, uint16_t mem_addr, uint8_t *buf, uint16_t len) { // 按页边界拆分避免跨页回卷 uint16_t page_size 64; uint16_t offset 0; while (offset len) { uint16_t chunk page_size - (mem_addr % page_size); if (chunk len - offset) chunk len - offset; HAL_I2C_Mem_Write(hi2c1, dev_addr, mem_addr offset, I2C_MEMADD_SIZE_16BIT, buf offset, chunk, 100); while (HAL_I2C_IsDeviceReady(hi2c1, dev_addr, 100, 100) ! HAL_OK) ; // 等待EEPROM内部写周期完成 offset chunk; } return HAL_OK; }这里特别说明“等待设备就绪”这个循环的意义。EEPROM 每次页写需要几毫秒的内部编程时间期间芯片不响应任何 I2C 请求所以第一次写完后必须发一个伪读或者设备探测指令等 ACK等待其完成否则紧接着的第二次写会直接超时失败。掉电处理是 STM32 侧最重要的可靠性设计。我在电源输入端加了比较器采样 外部中断当检测到 3.3V 跌落到阈值以下时MCU 立即暂停所有非关键任务将当前参数写入 EEPROM并等待几十毫秒让电容持续供电。这个兜底逻辑虽然简单却能在现场因为人为断电或者电网闪断时保住大部分关键数据。NOR Flash 的驱动逻辑相比之下多一个擦除环节。擦除前要发写使能命令擦除后要轮询状态寄存器 WIP 位直到芯片空闲。我在升级固件时还会把接收固件包放在内存缓冲区里整包写完再读回校验确认 CRC 正确后才更新启动标志这样能避免“升级到一半固件写坏”的尴尬。3.2 FPGA 侧实现 I2C 与 SPI 控制器FPGA 在这个存储系统里主要做两件事一是替 STM32 分担高速数据采集和预处理二是提供一组寄存器接口让 STM32 可以通过并行总线或者 SPI 总线访问 FPGA 内部状态。如果项目里需要让 FPGA 直接控制 NOR Flash 或者 EEPROM比如为了高实时数据缓存而独占一片 Flash那可以在 FPGA 内部写一个小型 SPI 控制器。写 FPGA 的 SPI 控制器时状态机是最直接的思路。以 W25Q128 的读数据为例状态机可以分成 idle、send_cmd、send_addr、read_data、done 几个状态。发送地址时高位在前读到的数据放入 FIFO再由外部逻辑打包给上层模块。关键点是每个状态之间的跳转都要考虑 CS 信号的变化CS 拉低表示一次事务开始CS 拉高表示事务结束并伴随一个短暂延时给 Flash 内部逻辑恢复。Verilog 里我也会做一个小型 EEPROM 控制器虽然 STM32 已经能直接挂 I2C但有一种场景是 FPGA 需要独立保存自身配置或者 FPGA 内部的校准参数此时直接由 FPGA 写 EEPROM 更简洁。核心状态机如下省略了中间寄存器赋值细节localparam IDLE 3d0, START 3d1, SEND_ADDR 3d2, SEND_DATA 3d3, STOP 3d4, CHK_ACK 3d5; always (posedge clk) begin case (state) IDLE: if (wr_req) state START; START: begin scl_out 1b0; sda_out 1b0; state SEND_ADDR; end // 发送器件地址、字地址后进入写数据或读数据 ... endcase endFPGA 控制器的好处是能用硬件状态机保证时序稳定不受主控程序中断抢占的影响。缺点是任何改动都需要重新综合、重新固化调试周期比 STM32 改代码长。所以我的经验是如果介质只由 STM32 管理就不要多此一举在 FPGA 里复制一遍控制器只有当 FPGA 需要独占存储带宽时才值得做。3.3 双端联动FPGA 采集数据如何安全落盘这个是我在项目里最有心得的一段。FPGA 的高速 AD 采样频率可能到几十 Msps数据量远远超过 STM32 单核搬运能力。上一版方案里STM32 用 DMA 从 FPGA 读取数据然后写入 SD 卡结果 CPU 占用率居高不下日志一多通信任务被卡到怀疑人生。后面我把数据通路改成“FPGA 预缓冲 STM32 定时搬移”。FPGA 内部开一个大 FIFO 或者外挂 PSRAM采样数据先写进这个缓冲当缓冲半满或者达到设定长度时FPGA 拉高一个中断引脚通知 STM32。STM32 收到中断后用 DMA 把这一段数据搬进内存再通过 FatFS 分块写入 SD 卡。中断频率不会太高如果 FIFO 深度是 4KB每累计 2KB 才中断一次几十 Kbps 的日志数据根本不会造成 CPU 压力。这里有一个必不可少的握手信号FPGA 的 FIFO 写满标志必须接回 STM32STM32 要能判断当前缓冲是否可写。工程实现上我用了一组握手机制FPGA 提供 wr_ready 信号STM32 在发数据前查询该信号避免缓冲区溢出导致数据丢失。这样做虽然多花一个 IO但在长时间运行场景里价值极高至少我没再因为“缓冲区溢出”丢过采样波形。如果 FPGA 与 STM32 共享同一片 NOR Flash 或者 SDIO 总线还必须解决总线仲裁。最简单可靠的办法是两个主控不同时访问介质通过一颗 GPIO 或硬件互斥信号量互斥比如 STM32 访问 Flash 前先拉低 FPGA 的片选FPGA 检测到片选无效就暂停自身 Flash 访问。这种互斥虽然粗暴但能避免两个主控同时拉 CS 造成总线冲突现场稳定性也更好。4. 调试中容易踩的典型问题与排查思路4.1 I2C EEPROM 写不进ACK 与页写边界问题EEPROM 最常见的故障是“写入流程执行完了但读回来不是预期值”。我会按顺序排查三件事。第一看 ACK 是否存在用逻辑分析仪抓 I2C 波形确认器件地址、字地址、数据每一段都收到了 ACK任何一个 NACK 都会导致写入提前终止。第二看上拉电阻如果 SCL/SDA 无论怎么配置都是 SCL 低电平大概率是总线被某个器件拉死需要逐个断开定位。第三看页写边界检查写入长度是否跨页FIFO 错误导致数据错位时写入的最后几个字节往往会跳回当前页起始位置破坏已有参数。还有一类问题是写保护引脚导致。如果 WP 固定接高电平所有写操作都会被芯片忽略但读操作正常非常具有迷惑性。现场排查时先用万用表量一下 WP 电平再确认软件是否在写入前真正调用 GPIO 拉低。4.2 NOR Flash 擦写失败与地址对齐NOR Flash 调试中我踩过最深的坑是忘记发送写使能命令。向 W25Q 系列执行页编程或者扇区擦除之前必须先发 0x06 写使能否则命令会被芯片忽略。很多次我都是直接发 0x02 写数据然后在状态寄存器里看到 WEL 位始终为 0折腾半天才反应过来少了命令。擦除和写入的地址对齐问题也值得单独说。W25Q 的页编程要求地址不能跨越 256 字节页边界扇区擦除要求地址对齐到 4KB。如果上层数据块没有按这个规则切分就会出现“写入一个满页后数据排列错乱”的现象。我的通用操作是写一个 Safe_WritePage 函数在函数内部把数据长度和地址按边界拆分保证每次调用都不会触犯芯片规范。另外要留神热插拔和上电瞬间。NOR Flash 在写入途中掉电扇区内容可能处于不确定状态所以工业设备里必须在复位后做固件校验。如果校验不过就自动回切到出厂备份区并记录失败次数至少保证设备还能启动。4.3 SD 卡挂载失败与文件系统损坏SD 卡调试最典型的现象是初始化时就卡在 CMD0 或 CMD8 响应上。常见原因是 SPI 时钟配置过快SD 卡上电后需要一个稳定时钟慢慢启动不能一上来就跑到几十 MHz。我习惯把所有 SD 卡初始化的 SPI 时钟设成 400kHz 以下等到读取 CSD 和 CID 之后再提升到 10MHz 以上基本都能恢复正常。还有一个隐藏点SPI 模式下很多 SD 卡要求命令发送时带 CRC 字节即使在 SPI 模式并不校验 CRC也必须发送。如果 CRC 字节缺失部分卡械性不接受命令。STM32 HAL 初始化 SPI 时默认会提供部分命令但自己实现底层驱动时很容易把 CRC 字节省掉导致卡一直无响应。文件系统损坏的排查相对麻烦。我的经验是优先使用“逻辑分析仪 读卡器”组合定位把 SD 卡从设备上取出来插到 PC 上查看文件系统的目录结构是否完整。如果 FAT 表坏掉就考虑是频繁掉电或者写入过程中拔卡导致。工业设备里我会专门增加一个“当前写文件”标记每次写日志前先更新标记写完再清除上电时检测到标记残留就认为上次写入未正常结束自动开启文件修复并把损坏段丢弃。问题现象首选排查项常用修复方式EEPROM 读回全 0xFFWP 引脚、器件地址、总线 ACK检查硬件接线写前拉低 WPEEPROM 数据错位写入长度跨页按页边界拆分写操作NOR Flash 页编程无效未发写使能命令补发 0x06读状态确认 WEL1NOR Flash 数据错乱地址跨页或跨扇区按 256B/4KB 对齐拆分SD 卡无法初始化SPI 时钟过快、CMD 时序时钟降到 400kHz补发 CRC 字节日志文件损坏写过程中掉电加写完成标记上电自动修复5. 可靠性与批量生产中的额外心得最后分享几个我在存储系统设计和量产测试中总结的额外经验很多是文档上看不到但现场一定会遇到的细节。第一几乎所有存储芯片都对电源毛刺敏感。如果控制器里有步进电机、继电器或者高频开关电源存储介质的供电要单独滤波不要和电机驱动共用一片地网络。我曾经在一片 NOR Flash 的 VCC 和 GND 之间补了一个 10uF 钽电容整板写失败率从 3% 降到千分之一以下。第二批量参数写入建议用工厂模式。生产时先把所有校准参数写进 EEPROM并在首区和末区各写一个魔数设备上电自检时会校验魔数。如果魔数不匹配说明参数区从未被正确写入可以自动进入纠偏模式。这个方法帮我快速定位过贴片时 EEPROM 空焊和生产下载线松动的故障。第三SD 卡不要只依赖软件文件系统做纠错。工业卡和普通消费卡寿命差距很大长时间写入日志场景我建议选择工业级 microSD 卡并对写入量做统计。当达到卡的寿命预估阈值时设备至少要在日志里提示一次“存储介质临近寿命”而不是等卡彻底写挂才报警。第四也最重要的一点所有存储写入路径都要做读回校验。EEPROM 写后读回NOR Flash 页写完读回SD 卡文件写完 f_sync 后再读一次文件长度。这个习惯看起来浪费性能但工业控制器里很多“神秘故障”都源于不可靠的写入时序而读回校验能在故障造成实际损失之前就把问题拦截在测试阶段。我在多个项目里反复调整过这套存储架构最后发现真正的工程量不在于把芯片接上去而在于决定“哪些数据写哪里、掉电之后怎么办、坏了怎么恢复”。你只要把这三层想清楚STM32FPGA 的分级存储方案就能从纸面设计变成真正扛得住现场长期运行的可靠系统。